一般如何评估走线的质量与指标？
例如想画的是一对电流型驱动的差分对信号（DA输出有静态指标与动态指标）
例如我想在ADS里面搭建出这样的差分对走线，通过系统提供的几种布线模型构建起来
走线的物理结构：线宽，间距，铜厚，叠层厚度，线长，折角位置，几个折角，折角是45度还是弧线等
走线上可能带有焊接点的焊盘大小：0603的好，还是0402的好，还是0805的好等等
假设4端口走线关系是1-2，3-4这样的关系
是不是只需要在以上变量的基础上要求S11/S22/S33/S44在想要的带内越低越好（传输无损耗），S12/S21/S34/S43越大越好（反射能量少），S13/S24越小越好（线间耦合损失少?）
为了达到DA输出有静态指标与动态指标的较好效果，应该如何去做呢?
希望有经验的朋友可以多说说
对不起我没实际经验，但从书上理论来说， 要使差分线成对紧耦合，降低回路电感； 差分对与差分对远离，降低串扰。走线物理结构应该保证两条线延时相同、间距相同、所遇阻抗相同。即可满足理想差分线的信号还原。
按照以上来说 ，1-2 要保持紧耦合，线间距尽量小，保持一个线宽即可；12 -34 要远离，我记得好像是3m以上m=线宽。呵呵优点记不准了。
至于焊盘的选择，保证两条线所遇阻抗相同即可，如果1选择的是0402 ，那么2也应该选择同封装的0402 ，这样两条线阻抗相同对于差分信号的还原影响较小。所以对于差分线封装问题并不是很严重。
对于走线形状，个人感觉为了保证延时相同，减小EMI （EMI主要由共模引起的），也为了保证信号同时到达，则尽量保持线长相同，所以对于折角或圆弧能保持两线长度一致便是好的布线方式。
对于信号的损耗，其实高频电路中不需要考虑，仅仅考虑上升时间的退化。信号由于驱动的是放大器，所以消耗的能量不是很多，仅仅是接收端的容型负载的充电过程。
对于信号的反射，可以考虑单线的反射，加源端电阻。
线间耦合损失少?线间耦合主要是串扰，感觉有了足够的距离，耦合就是小问题、。
由于想对走线的阻抗与S参数进行仿真，同时也想了解实际投板后实测的结果是否跟仿真的结果吻合，现在想具体了解一些下面的问题：
（1）线宽的加工误差，例如LAYOUT设计的是8mil的走线，实际加工出来的实测可能是多少?
（2）线的厚度参数常见的有哪些，实测误差有多大
（3）2跟走线的间距加工误差，例如LAYOUT设计的安全间距是8mil，实际加工出来的实测可能是多少?
（4）需要了解一下信号层与参考层之间板材的厚度、介电常数与组合关系（方便阻抗设计的时候选择合适的厚度参数）
（5）板材组合后的介电常数有哪些数据?有实测数据吗?
（6）使用板材的损耗角正切与表面粗糙度情况是怎样的
（7）走线增加绿油之后介电常数是多少，有实测数据吗?
（8）常见的VIA有哪些推荐常数?（焊盘，孔径，反焊盘等），有参考数据吗?
以上是目前的一些想了解的内容，如果有些可能描述的不太清楚的地方
这是ADS种进行优化的结果截图，有经验的朋友可以提出一些建议
已经将各个参数进行了变量设置
