微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > DDR2 VREF 线宽要求

DDR2 VREF 线宽要求

时间:10-02 整理:3721RD 点击:
有些资料写的20mil。有的资料写的30mil,还有的写的电流很小,不用太宽,还有的写的不能太宽,容易收到干扰,
线宽如果太小,会有什么影响啊,线宽的容限应该是多少啊?

我也想知道,期待ING

20mil


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top