微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > timing adjustment

timing adjustment

时间:10-02 整理:3721RD 点击:
以test waveform(标准测试负载)为基准的---------------candence
candence仿真中的buffer delay必须是datasheet中的标准负载得到的。final settle delay和first switch delay已经补偿了(相对于datasheet中的标准负载)不同负载造成的buffer delay的不同。
我们见到的有些分析是把对这种buffer delay的不同造成的tco的调整单独分离出来,用timing compensation的概念为之定义
然后再分析实际负载时将pin to pin delay,也就是flight time(max,min之分)添加进去(也就是我们实际板上的飞行时间)
于是我们就得到了
final settle delay=timing compensation+max flight time
first switch delay=timing compensation+min flight time

[ 本帖最后由 forevercgh 于 2008-4-21 15:17 编辑 ]

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top