EDA大厂扩展模拟与验证工具阵容 加速SoC开发流程

随着系统单晶片(SoC)内部模拟混合讯号电路激增，包括明导国际(Mentor Graphics)、新思科技(Synopsys)及益华电脑(Cadence)，均积极扩展相关芯片模拟与验证工具阵容，以便加速高复杂性SoC开发流程，并确保芯片品质与效能无虞。

明导国际副总裁暨深次微米部门总经理Robert Hum认为，未来EDA工具商还须加强芯片模拟与验证工具之间的沟通机制，发展更先进的自动化验证方案。

明导国际副总裁暨深次微米部门(DSM)总经理Robert Hum表示，为强化芯片效能，SoC导入模拟元件的比重正不断攀升，目前已接近30～50%比例，因而引爆大量模拟混合讯号设计需求。尤其此类设计在电路布局、信号干扰校正方面较数位电路复杂许多，晶片商需要更强大的EDA，方能提高生产效益，并避免反覆修改设计所带来的严重损失。

Hum强调，快速、精准的SoC混合信号、移动模型模拟，以及特性描述和测试程式，将是往后EDA工具供应商的产品布局重点。明导国际近期已展开模拟混合设计方案补强动作，除升级自动化测试功能、更新模拟与数位介面外，亦提高电路和混合信号区块(Block)分析速度，以兼顾SoC各个设计环节，为客户省下30%以上产品研发时间，品质也不打折。

明导国际深次微米部门行销总监Linda Fosler补充，明导国际将于2013年第一季发布具All-in-one标准元件资料库特性描述、信号检测与分析功能的AMS 12.2新版EDA工具，全面提高模拟混合信号发射端的验证效能。

此外，SoC须在低功耗、小体积的前提下达成高运算效能，又要因应快速上市的时间压力，因而对SPICE的要求也日益严格。Fosler透露，明导国际正加码投注研发资源，优化SPICE模拟器速度、精准度与吞吐量，并赢得不少IC设计客户青睐;其中，威盛电子借力该公司的Eldo Premier工具，已在一项40纳米(nm)锁相回路(PLL)设计上缩短75%模拟时间，遂能超前竞争对手提早卡位市场。

在此同时，Cadence则以阶层式共通功率格式(Common Power Format， CPF)为基础的周延低功耗设计意图方法(Power Intent Methodology)，协助英商剑桥半导体(CSR)实现复杂的混合信号芯片试产。

新思科技也全力改善模拟混合信号设计验证工具，抢攻SoC设计商机。为同步支持SoC内部大量数位、模拟元件及混合信号分析，该公司持续扩充EDA功能配置与相关测试程式，专注发展并行验证方法，日前并揭露旗下最新版SoC模拟和验证工具新功能;其中，波形交叉探测(Waveform Cross Probing)可让用户轻松连结芯片现有或新建信号波形，并进行交叉检测，达到快速纠错目的。