军备竞赛下，智能手机设计的两个关键因素

我们正处于PC机向移动便携设备过渡的时期，据预测到2015年，全球将会有超过46亿的移动用户，而75%的内容将会由用户自行产生，而视频也将100%达到高清。而计算设备也进一步的便携化，这带来了智能手机爆发式增长。

短短几年的时间，手机处理器工艺水平从90纳米提升到现在的28纳米，在工艺水平及主频方面都得到了突飞猛进的发展。除了手机处理器性能的提升，越来越多的计算由云端完成，这得益于3G甚至LTE网络的迅速发展。整个过程当中，处理器主频的提升给手机厂商的设计带来了很大的挑战，其中包括信号完整性的设计以及功耗的设计。在日前深圳会展中心由创意时代举办的"第五届手机创新设计大会"上，康佳集团设计验证主管尹志诚向与会专业观众分享了智能手机处理器"核战"下的硬件设计策略。

从功能机到智能机，如何提升信号完整性？

以下为演讲摘录：

为什么说在手机"核"军备竞赛的今天，手机设计最重要的两个关键因素，一个是信号完整性设计，另外是低功耗的设计？

以一个典型的双核智能手机技术架构为例，在这个技术架构里，在高速总线就有低功耗的DDR2、音视频处理的HDMI、显示和USB2.0，这些高速数据下在以前的功能机时代是无法去想象的。另外一个比较大的区别是射频端，整体来说智能手机射频的通讯制式更加集成，集成了多种通信制式，同时在连接端，进场连接端有蓝牙、WIFI、GPS。这一部分在以前功能手机的设计中是很简单的，只需要射频测试就能搞定的事情，但现在涉及到要有耦合和NFC的控制。

在电池部分，由于现在电池容量也越来越大，核心处理器对电池的要求也越来越多，功耗要求也越来越大。在这一部分，会要求到PDN电源网络合理分配的设计和压降的设计。

以前我们在功能机时代做设计比较简单，原理图出来之后直接画机，然后直接测试一下就可以通过了。但在目前智能机高速发展的时代，这种设计一定要基于仿真的主板设计。在原理图完成之后，首先要经过信号和PI的前仿真，通过分析通道阻抗匹配、拓扑结构，分析电源地层叠的分布，自动优化输出电容滤波方案的BOM清单，分析电源地平面结构划分。PCB设计完成以后，要经过SI/PI的后仿真，分析信号时域波形、电源实时噪声，分析信号与电源地之间干扰、电源地阻抗、谐振模式，自动优化电容滤波方案、消除谐振点，分析电源地平面、过孔等直流压降/电流密度，达到一个比较好的PCB设计性能，然后测试通过以后，整个产品才可以往下继续走。

在我们做仿真的过程当中，也有一些经验想跟大家做一些分享。像多层的BI电流回路，目前智能机一般是8层板到10层板，我列了8层板的回流路径。有两种方式解决：一种是在去耦电容与组IC在主板的不同侧面，只需要考虑到去耦电容和IC电流路径最短原则就可以了，只考虑到垂直过孔的回流路径。但事实上很多时候是在去耦电容和组IC在同一侧面，这时候更多是考虑内部走线的情况，就会比较复杂一点。从左IC的地过孔过来之后，经过PCP走线，最后要考虑电流的回路平面，电源和地过孔的数量匹配，通过去耦电容以后回到组IC，整个路程要分析这部分内容，走线的回流平面。

我们做过一个案例，在仿真前，这是一个典型的8层板，没有考虑到回流平面的案例。基本上第8层没有地平面和第5层没有地平面回流，所以效果非常差。经过改善以后，第4层可以为回流平面，第7层和第8层可以回流平面，这样效果可以大大改善。