用于各类摄像应用的高速CMOS图像传感器

在广阔的市场上，高速CMOS图像传感器有几种类型，即通用用途、高端或定制的高速摄像机。这些摄像机用于科学研究，撞击测试，高速扫描，机器视觉和军事研究等，所有用途中都要求高帧率运动捕获。

　　这些传感器的分辨率从VGA到10M像素，某些可以达到每秒10000全帧。传感器的架构有两个半分，四分仪或者一个像素阵几种。输出可以是并行的模拟输出，一个数字化的10位输出或者数字化的串行LVDS输出。每位输出工作速率高达50M采样/秒，则可实现5.5G像素/秒的吞吐量。迄今为止这是所报道的最高的连续像素吞吐率。图像质量至少是10比特，故摄像机中数字化后的数据吞吐率高达55Gb/s。目标应用总是要求一个6T的快照像素，具有高灵敏度和高动态范围。这些图像传感器的灵敏度主要取决于像素的大小。于是对于某些特定应用导致了非常大的像素数，从而使图像传感器也非常大。内部多路复用技术允许实现具有增加帧率的随机窗口。当窗口尺寸减小到一个小型的ROI时，帧率提高到170000帧/秒。目前绝大多数传感器采用0.25微米工艺。

　　高速图像传感的最新趋势

　　如今CMOS是高速图像传感器首选的技术。当今市场上我们可以清楚地看到高速图像传感器的三个发展趋势，即超高速，片上功能集成和普通的高速成像。

　　像素率是分辨率和帧率的乘积，如今该指标提升了许多。目前所公布的图像传感器为1024x1024像素，每秒的全帧率超过了5000。如果图像质量用10比特，这就意味着摄像机中总的数据率高达55Gb/s。为了在摄像机中实现如此高的速率，以及高质量的图像以及非常高的灵敏度(通常用于高质量的图像)，重要的不仅仅只关注电路的设计，还要确保整个布线的较好平衡。这意味着必须将所需的电源线分布好，在电路布局的每个节点上，所有的寄生参数效应，电气和光学部分都必须控制好。功率预算要求采用低功耗模块设计，以确保能够满足总的功率需求。

　　在高速成像中的另一个不同的趋势是在芯片上集成高速ADC，序列器，LVDS发射器以及校准算法。这些成像器在速度和灵敏度方面通常逊色于上述的成像器，但其优点是集成度高，简单易用。现在市场上正在出现的第三种成像器是普通的高速成像器。旧式(简单)的带模拟输出或者没有定时功能的普通成像器正在被更快的和更复杂的图像成像器所取代。这类成像器可以确保在较短的时间内实现普通高速摄像机的设计。

　　像素与像素率

　　图1所示为常见的高速图像传感器中所用像素的实现电路图，这是一个所谓的6晶体管(6T)像素结构。这类图像传感器中重要的是流水线球形快门功能。

图1：像素电路单元

　　所有像素同时开启和终止光学集成的球形快门，这对于高速应用是非常重要的，它可以较好地实现运动模糊控制，使所有像素对精确地一致。该球型快门使高速运动传感被成像器保持。

　　一个典型的高速捕获序列器如图2所示(就像一个小弹丸冲击一根火柴棒)。流水线功能意味着在像素阵列的读取过程中，用于下一帧的像素中光学的集成正在进行中。这就要求确保帧率与集成时间无关。

图2：典型的高速捕获顺序（弹丸冲击火柴棒）

　　为了获取可能更高的灵敏度，负责收集图像电荷并将该电荷转换成电压的光电二极管应尽可能小，以便将其寄生电容减到最小。此外，像素的填充系数，即对光传感区域贡献的开放区域应尽可能大。利用N阱像素专利，集合围绕光电二极管开放的P阱，即可实现上述的小光电二极管和大填充系数两项功能。除了高灵敏度之外，还有一个重要的是采用一个像素存储电容器，该电容器并不贡献任何噪声，它将很好地屏蔽光，泄漏很小。这种像素结构在读取过程中存储像素信号方面效果很好。但这种结构的主要缺点是在像素中没有固定的图形噪声校正，故必须在图像传感器外部来实现。

　　一个图像传感器的速率是分辨率和帧率的乘积，这决定了传感器的像素率。在超高端的高速成像市场中，该参数其实并不够高。用户希望在所期望的全帧率能够实现的条件下，设计非常复杂的摄像机。图3所示为一幅典型的高速应用的图像(汽车撞机试验)。

图3：高速成像应用：汽车撞击试验

　　这么高的速度只能通过并行的模拟输出(多达128路输出)来实现，这就为摄像机系统的集成提出了挑战。这种成像器的结构相当简单，包括被随意划分成象限的像素阵列中的6T像素电路，几个并行的高速模拟总线，以及用来驱动输出的一些并行的输出放大器。

　　在这类芯片上，没有ADC，序列器和其他片上图像处理。芯片宽度的模拟总线确保所有的并行输出可以被使用，而不管被读取的x方向上的半帧图像的大小。这在读取半帧图像时提高了帧率。