GC5322 在CDMA中的应用

BBCLK

DPDCLK

ADS5517

DAC5682

61.44

184.32

184.32

737.28

表3

对于中频的选择，一般保证为(2n+1)/4*Fs(Fs 为反馈ADC 的采样率), 如果选择3/4*Fs，则中频为138.24M，在整个发射链路中，GC5322 的DUC，Farrow 重采样器，BUC 都有数字NCO 可供调频，这里我们选择在DAC 中调整Fs/4，BUC 中调整-46.08M，最终DAC输出为138.24 的复中频。

Figure 1 GC5322 系统框图

Figure 2 CDMA 系统框图

2．GC5322 关键参数计算及设置

2．1 GC5322 接口

GC5322 输入接口共有18 位数据线(一般用16 位)、1 个时钟线(BBCLK)和1 个帧同步信BBFSR，其对应的时序关系如下图：

Figure 3 BBDATA 输入时序

本应用中BBCLK 是61.44M，输入的码片速率是2.4576M，最多可复用25 个I,Q 数据，此应用中为4 载波，因此还需要在补入17 个0，BBFSR 的频率为码片速率，其长度一般为一个BBCLK的周期。

在CDMA EVDO 系统中，同步对整个系统是非常重要的，GC5322 有硬件同步和软件同步等多种同步方式，其内部各个功能模块可通过设置寄存器选择需要的同步方式。GC5322 共有4 个硬件同步输入管脚：SyncA,SyncB,SyncC,SyncD,本系统中用到了SyncA,SynCB 作为GC5322 的同步，其NCO 用SyncB 同步，其余的模块都用SyncA 同步，单独把NCO 分离出来用一个同步是因为EVDO 系统对NCO 的相位比较敏感，当载波连续时，是存在一组相位值使得每个通道的MaxIT 都较好。SyncA 是一个周期为26.6666ms 的周期信号（帧周期），SyncB 是用户可配的单周期信号，两者应具备如下关系：

Figure 4 SyncA 和SyncB

图中PP2s 是EVDO 整个系统的同步

2.2 DUC滤波器的设计

GC5322 的DUC主要由PFIR, CFIR,CIC 和NCO 组成，完成对信号的滤波，内插，搬移功能可以支持1 通道，2 通道以及6 通道模式。PFIR 主要对信号完成成形滤波，有1 倍内插和2倍内插两种模式，这里我们用1