采用标准CMOS工艺设计RF集成电路的策略

较大的LO信号必须用来获得门限，这将导致极大的LO馈通（feedthrough）。在CMOS下变频器中，这已经成为一个难题。例如，对于-30dBm的馈通信号，LO输出信号的电平为-23dBm，这表明抑制的信号电平仅为-7dB。这将导致直接上变频拓扑结构出现非常严重的问题，而且通过对LO信号进行方波调制，第三阶谐波将具有30%的信号功率。噪声信号将只能通过附加的外部输出滤波器进行滤波。

　　上述问题可以通过在CMOS中对偏离线性区域的MOS混合晶体管中的电流进行线性调制加以解决。对于栅极电压V1+vin1、漏电压V2+vin2/2以及源电压V2-vin2/2，通过晶体管的电流可由下式计算：

　　当LO信号连接到栅极，基带信号连接到vin2时，由于等式（3）的第一项，电流将包含LO附近的频率分量；根据等式3第二项可知，电流还包含基带信号分量。根据上面的原理，可以得到采用标准CMOS技术的 1GHz上变频器。

　　所有不期望的测量信号均低于-30dBc。如果采用500Ω的片上负载，那么对于0dBm的LO信号就可实现-10dB转换增益。然而，传统的RF构件内联采用了50Ω的特性阻抗，这意味着CMOS发送器功能需要额外的功率预放大器，以得到外部高效率功率放大器组件的输入阻抗。对于现有的亚微米技术而言，预放大器构件仍是一个严重问题。用以实现900MHz完全集成收发器的典型双极性技术具有20GHz的截止频率。由于目前在高频应用中采用的亚微米技术具有较低的gm/I比率，因此CMOS预放大器的功耗将比双极性技术高至少20倍。然而，得益于CMOS技术的快速下行缩放，现有的CMOS构件实现表明，带有可接受功耗的整体CMOS收发器完全适用于极深亚微米CMOS。

　　本文结论

　　几个深亚微米技术研究组正致力于研究在RF电路实现CMOS技术的可能性。尤其是在新的接收器拓扑结构（如宽带中频和低中频拓扑结构）开发中，该技术与高线性下变频器相结合，无需添加外部滤波器或其它器件，就能为完全集成的下变频器开发铺平道路。

　　然而，由于现有亚微米技术的适中速度性能，必须设计出低噪声低功耗的电路。只要短信道效应不限制线性度和互调性能，深亚微米技术的发展将有助于实现这些目标。

　　性能低相位噪声、低功耗、完全集成的VCO电路已出现在CMOS中。虽然开始时遇到一些困难，但后处理技术通过将电感用作接合线，推动了标准CMOS技术的应用。现在，甚至已经出现了带有优化的集成螺旋电感的低相位噪声性能标准CMOS技术，而且无需任何后处理或对外部器件进行调整。这推动了完全集成的收发器电路的发展。

　　然而，由于通信系统通常是双向系统，因而也需要发送器电路。直到最近，具有适中输出功率的CMOS上行转换器才出现在公开发表的文章中。同样得益于深亚微米技术的发展，今后将有望实现具有可接受功耗的完全集成CMOS发送器电路。这推动了采用标准CMOS技术的完全集成收发器电路的发展。

　　作者：

　　Michiel Steyaert

　　M.Borremans，

　　Katholieke大学