微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 高功率因数单级反激式LED驱动器设计注意事项

高功率因数单级反激式LED驱动器设计注意事项

时间:07-17 来源:互联网 点击:

节能减碳是近年来全球关注的议题,根据能源署(IEA)数据显示,照明耗能占全球总能耗之19.5%。LED相较于其他照明灯源更为省电、长寿命且具环保 概念,使得LED市场于近年来扩张迅速。LED搭配灯具设计,于居家、展会、工业照明、路灯、屏幕广告牌等应用场合可取代各式光源,其应用面广泛与省电之 优势已成为先进国家推广节能政策之方向。

非隔离架构于中小功率LED方案具有成本优势,如采用具功率因数校正之降压(Buck)、升 降压(Buck-boost)转换器。但为避免人员与高电压电源接触之安全考虑,众多LED应用要求变压器等级之绝缘,如可携式LED驱动电源、路灯等, 甚至部份取代白炽灯或荧光灯之应用场合仍求要绝缘。基于空间与成本之考虑,反激式转换器(Flyback converter)为隔离型中小功率应用下最为理想之架构。虽然,LED负载特性不如一般电子负载复杂而使得设计上有许多发挥空间,但在市场竞争压力 下,针对系统客制化、共享性、强健度等不同应用需求,有不同之驱动器电路之优化设计考虑。于此,本文主要探讨单级反激式转换器应用于LED驱动器之设计与除错经验。

单级高功率因数反激式转换器之产品设计考虑

为提高能源使用效益,全球各地能源部针对照明类有独立规范,总谐波失真(THD) 较多规范小于20%,部份地区(如俄罗斯)则更须符合10%,各次谐波失真则参照EN61000-3-2之Harmonic Class C单元。若为外置式电源,厂商须参照加州能源法(CEC)与欧盟指令(EuP)之平均效率与待机功耗做为设计依据。传统升压型功率因数修正电路搭配反激式 转换器之双级架构可轻易符合THD规格需求,但考虑中小功率应用之成本与体积,具功率因数修正之单级反激式转换器 (Single stage Flyback Converter with PFC) 不仅整机效率更高,更能贴近电源设计厂之需求。原因在于驱动LED相较于其他型电子负载或充电器可容许较大的输出涟波电流,且较少考虑到保持时间 (Hold-up time),因此大幅降低储能组件之体积。

单级高功率因数反激式转换器在LED电源厂已被广泛采用,单级 转换器在控制架构上分为次级调节(Secondary Side Regulation, SSR)与初级调节(Primary Side Regulation, PSR),后者使控制电路设计更加精简。为节省变压器体积并提升效率,中小功率常选择操作在临界导通(Critical Conduction Mode, CrM)或不连续导通模式(Discontinue Conduction Mode, DCM)。目前各家半导体厂提出之解决方案皆能达成小范围之定电流误差及完善的保护功能,工程师毋须额外费心设计精准的控制电路。然而,电源设计时得全盘 考虑所有规格,除错实务并未全然涵盖于IC应用手册,若能第一时间掌握设计概要则可缩短产品开发周期。因此,以下针对转换器设计部份汇整常见之问题并做进 一步的探讨与分享:

(a) 定电流精准度问题

初级调节多操作在BCM或DCM模式,藉由已知的绕组圈数,透过精密电阻侦测初级峰值电流与辅助绕组侦测次级泄磁时间以推算输出电流。然而此模式下有几项因素影响定电流精准度:

1. 导通延迟时间(Propagation delay):来自于IC放大级与功率半导体开关的延迟,高低电压输入的影响能量传递。此误差无法藉由人工调节缩小差异,最简易方式为透过输入电压侦测值 进行峰值电流补偿以缩小高低压输入之差异,可透过绕组或高压线性方式来达成,如图1所示。

2. 峰值电流侦测误差 : 源自于峰值电流侦测电阻与经过低通滤波器后讯号之差异,控制IC在取样(Sample)至维持(hold)过程中存有愈长的空白时间将造成侦测之电流低于实际电流,此与IC取样速度相关。由于此型误差为定向关系,可藉由电阻微调改善。

3. 泄磁侦测延迟:IC藉由判断辅助绕组谐振至低准位作为次级电流截止之依据,但在谐振期间已无存在次级电流,故造成次级泄磁时间之侦测误差,如图2所示。此误差严重程度与取决于杂散电容与变压器激磁电感之谐振周期相关,若减小并联之杂散效应将加剧电磁干扰之高频段部份。建议以外部补偿方式克服。

1
图1. Propagation delay在高低压输入产生之误差

2
图2. ZCD侦测之时间延迟

(b) IC辅助电源设计

LED 驱动器能支持宽广输出电压是一大卖点,可扩大产品的应用范围。对于定电流电源,变压器设计是以最高输出电压为考虑,而辅助供电得考虑轻载(最低输出电压) 时VCC电压仍能维持在欠电压锁定(Under Voltage Lock Out, UVLO) 之上,并且远高于主开关功率半导体之驱动电压上限以减少导通损。若输出电压变动有2倍以上,辅助供电若超过VCC耐压上限时则仰赖双极性晶体管 (Bipolar NPN

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top