可调节输出低压差稳压器的降噪网络
图 5 显示降噪网络对可调节输出LDO ADP7102 所产生的影响。若输出为 9 V,则R1 = 64 kΩ、R2 = 10 kΩ、R3 = 1 kΩ、C1 = 1 μF。R1 和C1 在大约 2.5 Hz时建立的零点证明 10 Hz以上PSRR得到了改善。在 100 Hz至 1 kHz范围内,总PSRR增加约 17 dB。改善情况直到约 20 kHz处才有所下降;在该处,开环增益和闭环增益融合。
图 5. 使用和不使用降噪网络的可调节输出 LDO
ADP7102/ADP7104 的 PSRR
瞬态负载改善
降噪网络还能改善LDO的瞬态负载响应。同样,R1、R3 和C1执行补偿环路的前馈功能。负载瞬态的高频分量——由未经衰减的误差放大器检测——允许误差放大器快速响应负载瞬态。图 6 显示使用与不使用降噪网络时的ADP125 负载瞬态响应情况。使用降噪网络后,LDO能在 50 μs内响应负载瞬态,而不使用降噪网络时为 500 μs。
(a) (b)
图 6. 可调节输出 LDO ADP125 的瞬态负载响应
(a) 不使用降噪网络 (b) 使用降噪网络
对启动时间的影响
降噪网络的一个缺点是它会极大地增加启动时间。图 7 显示使用与不使用降噪网络时的ADP125 启动时间。正常启动时间约为 600 μs。若C1 = 10 nF,则启动时间增至 6 ms;若C1 = 1 μF,则增至 600 ms。对于电路完全上电后不再开关LDO的应用而言,启动时间增加应该不是问题。
(a) (b)
(c)
图 7. 可调节输出 LDO ADP125 的启动时间
(a) 不使用降噪网络 (b) 使用降噪网络,C1 = 10 nF
(c) 使用降噪网络,C1 = 1 µF
结论
通过添加一个简单的RC降噪网络,便可明显改善可调节输出LDO的噪声、电源抑制和瞬态性能,为高速时钟、模数转换器、数模转换器、压控振荡器和锁相环等噪声敏感型应用带来极大的优势。
ADP125、ADP171、ADP1741、ADP1753、ADP1755、ADP7102、ADP7104和ADP7105 等LDO均具有这种通用架构,并将极大 地受益于降噪网络的使用。该技巧可用于与图 2 所示相似的 LDO架构,在该架构中,基准电压噪声和误差放大器噪声均由 直流闭环增益放大,因此输出噪声与输出电压成比例关系。
较新的超低噪声LDO——比如 ADM7151 ——不会得益于此降 噪网络,因为该架构采用单位增益LDO误差放大器,所以基准电压等于输出电压。此外,内部基准电压滤波器极点低于 1 Hz,可极大地过滤基准电压,并消除几乎全部基准电压噪声影响。
- 超低压差线性稳压器(ULDO)的拓扑架构及应用(11-13)
- 如何设计一个合适的系统电源(上)(11-20)
- 如何将CMOS LDO应用于便携式产品中(01-15)
- 用低压差线性稳压器优化开关电源设计(01-18)
- LDO稳压器等效串联电阻的稳定范围(01-24)
- 低电压PLD/FPGA的供电设计(01-24)