LDO稳压器等效串联电阻的稳定范围
本文研究LDO稳压器等效串联电阻(ESR)值的稳定范围。用LDO稳压器ac模式讨论LDO频率响应。检验稳定和非稳定ESR范围。
LDO稳压器ac模式
图1示出PMOS LDO稳压器的主要元件。LDO稳压器可分为4个独立功能块:通过元件,基准,取样电阻器和误差放大器。误差放大器用带电容器Cpar和电阻器Rpar负载的跨导ga模拟。寄生参量(Cpar,Rpar)表示误差放大器的输出阻抗和串联通过元件的输入阻抗。串联通过元件(PMOS晶体管)用跨导gp小信号模式模拟。增加一个输出电容器Co(等效串联电阻RESR)和旁路电容器Cb。
从图1可得输出阻抗:
Zo=R12P‖(RESR+1 / SCo)‖1 / SCo (1)
=R12p(1+SRESRCo) / S2R12pRESRCb+S[(R12p+RESR)Co+R12pCb]+1
式中
R12p=Rds‖(R1+R2)≈Rds (2)
通常,输出电容器值Co远远大于旁路电容器Cb。因此,输出阻抗Zo近似表示为:
Zo≈Rds(1+SRESRCo) / [1+S(Rds+RESR)Co]+[1+S(Rds‖RESR)Cb] (3)
从方程(3),得到稳压器总开环传递函数一部分,求得零点和极点。第1极点是:
Po;S(Rds+RESR)Co=-1 (4)
所以
fpo=-1 / 2π(Rds+RESR)Co≈-1 / 2πRdsCo(因为R≥RESR) (5)
从方程3求得第2极点:
Pb;S(Rds‖RESR)Cb=-1 (6)
所以
fpb=-1 / 2π(Rds‖RESRCb)≈-1 / 2πRESRCb (7)
零点是:
ZESR;SRESR Co=-1 (8)
所以fz(ESR)=-1 / 2πRESRCo (9)
另外,通过元件输入阻抗(即放大器输出阻抗Rpar,CPAR)存在另外极点。LDO稳压器近似的极点和零点由下式给出:Po≈1 / 2πRdsCo≈IL / 2πVACo (10)
Pb≈1 / 2πRESRCb (11)
Pa≈1 / 2πRparCpar (12)
ZESR≈1 / 2πRESRCo (13)
式中:RDs≈VA /IL,VA=1/λ(MOS器件),λ是沟道长度调制参量。极点Pa只在通过器件的输入采用,在器件的输出不用。根据所获得的极点和零点,得到LDO稳压器典型的频率响应,见图2。极点Po依赖于负载电流。当低负载电流时,极点响应发生在相当低的频率,因此,降低相位容限。最坏稳定性出现在ESR极限值和低负载电流时。
ESR稳定范围
LDO稳压器需要一个输出电容器(具有输出等效串联电阻器)来稳定控制环路。如图3所示,如果不补偿,LDO具有两个导致不稳定性的极点。显然,线性稳压器是不稳定的,这是因为在1增益频率(UGF)相移为-180°(即相位容限=0°),这是由于在低频两个极点(Po,Pa)影响所致。为使稳压器稳定,必须增加零点,零点将消除两个极点之一的相位影响。
输出电容器ESR或补偿串联电阻器(CSR)用于零点。图4示出ESR(或CSR)零点如何稳定控制环路。由ESR产生的零点在UGF前定位,这样在UGF1的相位容限将大于0°。因此,线性稳压器变为稳定。为了系统的稳定性,控制环路在UGF的相位容限应大于0°。
ESR值应保持在决定环路稳定的范围。在大多数情况下,LDO稳压器具有最小/最大ESR值。从方程11和13可见,ESR决定零点Zesr和极点Pb。当ESR改变时,Zesr和Pb上/下漂移,影响环路稳定性。
图5示出ESR太大时LDO不稳定的频率响应,图6示出ESR太小时LDO不稳定的频率响应。在这两种情况下在UGF处的相位容限小于或等于0°,导致系统不稳定。图5和图6示出Zers的稳定范围。
由于ESR可导致不稳定性,所以LDO制造商一般提供表示ESR值稳定范围的图解。图7示出相对于输出电流的ESR值典型范围(TPS76933 3.3VLDO稳压器)。此曲线称之为"死亡隧道"("Tunnel of Death")。此曲线示出ESR必须在0.1Ω和8Ω之间。钽电解、铝电解和多层陶瓷电容器都能满足ESR要求。
- 如何设计一个合适的系统电源(上)(11-20)
- 如何将CMOS LDO应用于便携式产品中(01-15)
- 用低压差线性稳压器优化开关电源设计(01-18)
- 低电压PLD/FPGA的供电设计(01-24)
- 拥有线性稳压器特性的下一代移动DC-to-DC转换器(02-08)
- 手持通信设备的光源驱动设计(02-23)