微波EDA网,见证研发工程师的成长! 2025濠电姷鏁告慨鐑藉极閸涘﹥鍙忛柟缁㈠枟閸庡顭块懜闈涘缂佺嫏鍥х閻庢稒蓱鐏忣厼霉濠婂懎浜惧ǎ鍥э躬婵″爼宕熼鐐差瀴闂備礁鎲¢悷銉ф崲濮椻偓瀵鏁愭径濠勵吅闂佹寧绻傚Λ顓炍涢崟顓犵<闁绘劦鍓欓崝銈嗙箾绾绡€鐎殿喖顭烽幃銏ゅ川婵犲嫮肖闂備礁鎲¢幐鍡涘川椤旂瓔鍟呯紓鍌氬€搁崐鐑芥嚄閼搁潧鍨旀い鎾卞灩閸ㄥ倿鏌涢锝嗙闁藉啰鍠栭弻鏇熺箾閻愵剚鐝曢梺绋款儏濡繈寮诲☉姘勃闁告挆鈧Σ鍫濐渻閵堝懘鐛滈柟鍑ゆ嫹04闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閳╁啯鐝曢梻浣藉Г閿氭い锔诲枤缁辨棃寮撮姀鈾€鎷绘繛杈剧秬濞咃絿鏁☉銏$厱闁哄啠鍋撴繛鑼枛閻涱噣寮介褎鏅濋梺闈涚墕濞诧絿绮径濠庢富闁靛牆妫涙晶閬嶆煕鐎n剙浠遍柟顕嗙節婵$兘鍩¢崒婊冨箺闂備礁鎼ú銊╁磻濞戙垹鐒垫い鎺嗗亾婵犫偓闁秴鐒垫い鎺嶈兌閸熸煡鏌熼崙銈嗗11闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閳╁啯鐝栭梻渚€鈧偛鑻晶鎵磼椤曞棛鍒伴摶鏍归敐鍫燁仩妞ゆ梹娲熷娲偡閹殿喗鎲奸梺鑽ゅ枂閸庣敻骞冨鈧崺锟犲礃椤忓棴绱查梻浣虹帛閻熴垽宕戦幘缁樼厱闁靛ǹ鍎抽崺锝団偓娈垮枛椤攱淇婇幖浣哥厸闁稿本鐭花浠嬫⒒娴e懙褰掑嫉椤掑倻鐭欓柟杈惧瘜閺佸倿鏌ㄩ悤鍌涘 闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閻樻爠鍥ㄧ厱閻忕偛澧介悡顖氼熆鐟欏嫭绀€闁宠鍨块、娆戠磼閹惧墎绐楅梻浣告啞椤棝宕橀敐鍡欌偓娲倵楠炲灝鍔氭繛鑼█瀹曟垿骞橀懜闈涙瀭闂佸憡娲﹂崜娑㈡晬濞戙垺鈷戦柛娑樷看濞堟洖鈹戦悙璇ц含闁诡喕鍗抽、姘跺焵椤掆偓閻g兘宕奸弴銊︽櫌婵犮垼娉涢鍡椻枍鐏炶В鏀介柣妯虹仛閺嗏晛鈹戦鑺ュ唉妤犵偛锕ュ鍕箛椤掑偊绱遍梻浣筋潐瀹曟﹢顢氳閺屻劑濡堕崱鏇犵畾闂侀潧鐗嗙€氼垶宕楀畝鍕厱婵炲棗绻戦ˉ銏℃叏婵犲懏顏犵紒杈ㄥ笒铻i柤濮愬€ゅΣ顒勬⒒娴e懙褰掓晝閵堝拑鑰块梺顒€绉撮悞鍨亜閹哄秷鍏岄柛鐔哥叀閺岀喖宕欓妶鍡楊伓婵犵數濮烽弫鍛婃叏閻戣棄鏋侀柛娑橈攻閸欏繘鏌i幋锝嗩棄闁哄绶氶弻鐔兼⒒鐎靛壊妲紒鎯у⒔缁垳鎹㈠☉銏犵婵炲棗绻掓禒楣冩⒑缁嬫鍎嶉柛濠冪箞瀵寮撮悢铏诡啎閻熸粌绉瑰畷顖烆敃閿旇棄鈧泛鈹戦悩鍙夊闁抽攱鍨块弻鐔虹矙閹稿孩宕崇紓浣哄У閹稿濡甸崟顖涙櫆閻犲洩灏欐禒顖滅磽娓氬洤鏋涙い顓犲厴閵嗕礁鈽夐姀鈥斥偓鐑芥倵閻㈢櫥鐟邦嚕閹惰姤鈷掑ù锝堟鐢稒绻涢崣澶屽⒌鐎规洘鍔欏畷鐑筋敇濞戞ü澹曞┑顔结缚閸嬫挾鈧熬鎷�
首页 > 硬件设计 > 模拟电路设计 > 并行ADC性能扩展一种比特滑动流水模

并行ADC性能扩展一种比特滑动流水模

时间:10-16 来源:互联网 点击:

摘要:根据现代通信对模数转换的高速、高分辨率性能要求,在对现有的并行式模数转换电路研究和改进的基础上,提出了一种比特滑动流水并行式模数转换方法,从而简化了电路结构、节省了器件、降低了功耗,更有利于集成化。时域仿真实验结果表明,运用该方法实现的ADC,其采样频率达到 10Ms/s。
关键词:分段量化;流水;并行;模数转换

中图分类号:TN702 文献标识码:A 文章编号:1003-353X(2003)06-0029-04 

1 引言

随着现代通信领域中技术发展的突飞猛进,整机系统对模数转换提出了更高的要求。例如软件无线电系统,其中的关键问题就是模数转换电路的高速(即高转换速率或高采样频率)、高分辨率(即高转换位数)等性能要求的实现 [1]。在高速领域,现有的模数转换以并行转换为主,但是由于其电路规模随着分辨率的提高而呈指数式的增长(即2N -1,N为转换位数)以及由2N-1 个比较器的亚稳态 和失配而引起的闪烁码所造成的输出不稳定,很难实现8位以上的高分辨率,而且功耗和体积较大,难以满足实际使用的要求 [2]。针对并行模数转换的局限,本文提出了一种采用分段量化和比特滑动技术的流水并行式模数转换电路,较好地结合了并行式和逐次逼近比较式两种模数转换各自的长处,在保证高速工作的同时,可实现并行式难以实现的8位以上的高分辨率模数转换,而且比现有的流水并行式模数转换电路[3,4]更进一步简化结构、减少寄存器数量、降低功耗,更有利于集成化。

2分段量化的逐次逼近比较模数转换

假设对任意波形信号在某一时刻采样值 A0进行n位的二进制量化结果为: D1D2…Dn ,则A0可以表示为:

A0=VR(D1+D-2+…+2-(n-1)Dn)+δn(1)
其中,是A0经过 n位二进制量化后的量化误差,D1 是A0与VR相比较的结果:

D1=1 A0VR0A0VR

将其适当变形后可得:

A0=VRD1+VR(2-1+…+2-(n-1)Dn)+δn(2)

将(2)式中的2-1D 2移至等式的左边,然后等式两边同时乘以2得:重复上述过程可得:

A1=2(A0-VRD1)=VRD2+VR(2-1D3+…+2-(n-2)Dn)+22+δn(3)

重复上述过程可得:

A1=2(A0-VRD1)=VRD2+VR(2-1D4+…+2-(n-3)Dn)+22δn

 An=2(An-1-VRDN)=2nδn(4)

其中,Di+1 是Ai与VR相比较的结果:

Di+1=1AVR0AVR i=0,1,n-1(5)

 Ai+1=2(Ai-VRDi+1)(6)

现再假设对A0进行 k位的二进制量化(2≤k<n),其结果为: d1d2…dn ,则A0可以表示为:

A0=VR(d1+2-1d2+…+2-(n-1)dk)+δk(7)

其中,δk是A0经过 k位二进制量化后的量化误差,重复上述过程可得:

A1=2(A0-VRD1)=VRD2+VR(2-1D4+…+2-(n-2)dk)+2δk

 Ak=2(Ak-1-VRDN)=2kδk(8)

其中,di+1是与 VR相比较的结果(i=0,1,…, k-1。)。然后再设对Ak进行n -k位的二进制量化的结果为:dk+ 1dk+2…d n,则Ak又可以表示为:

Ak=VR(d=+1+2-1dk+2+…+2-(n-2)dn)+δn 

其中,是经过n-k位二进制量化后的量化误差,重复上述过程可得:

Ak+1=2(Ak--VRdk+1)

 =VRD2+VR(2-1D4+…+2-(n-2)dk)+2δn

 An=2(An-1-VRdn)=2(n-k) δn

其中,di+1 是与VR相比较的结果(i=k ,k+1…,n-1。)。

由(2)、(7)两式可得,D 1和d1都是A0 与VR相比较的结果,因此有:d 1=D1。再由(3)、(8)两式可得:。如此一直递推下去,最后可得:d2= D2,,…,dn=D n,,。这样就证明了对任意波形信号电压A 0进行一次n位二进制量化和i次分段 ni位二进制量化(∑ni=n)是等效的,而且,其模拟余量A n也可以用于扩展模数转换的量化比特数(即提高转换的分辨率)。 因此,完全可以将模拟信号先经过位数较少的模数转换电路进行粗转换,然后将其模拟余量再送入多位高速并行模数转换电路进行高速、高分辨率的模数转换。

闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻濞戔懞鍥偨缁嬪灝鐎俊銈忕到閸燁偆绮诲☉妯忓綊鏁愰崨顔跨缂備礁顑勯懗鍓佹閹捐纾兼慨姗嗗厴閸嬫捇鎮滈懞銉モ偓鍧楁煥閺囨氨鍔嶉柟鍐茬焸濮婄粯鎷呴崨濠傛殘闂佽崵鍠嗛崕鎶藉箲閵忕媭娼ㄩ柍褜鍓欓锝嗙節濮橆厼浜滅紒鐐妞存悂寮查鍕拺闁圭ǹ娴风粻鎾寸箾鐠囇呭埌閺佸牊淇婇妶鍛櫤闁稿鍓濈换婵囩節閸屾稑娅e銈忕到閵堟悂骞冩禒瀣垫晬婵炴垶蓱鐠囩偤姊虹拠鈥虫灍闁荤噦濡囬幑銏犫攽鐎n亞鍊為梺闈浤涢崘銊ヮ洭濠电姷鏁告慨鐑藉极閹间礁纾规い鏍仜閻掑灚銇勯幒鎴濐仼缁炬儳顭烽弻鐔煎礈瑜忕敮娑㈡煟閹惧娲撮柟顔筋殜閺佹劖鎯旈垾鑼晼濠电姭鎷冮崘顏冪驳闂侀€涚┒閸斿秶鎹㈠┑瀣窛妞ゆ洖鎳嶉崫妤呮⒒娴e憡璐¢柟铏尵閳ь剚姘ㄦ晶妤佺┍婵犲洤绠瑰ù锝堝€介妸鈺傜叆闁哄啠鍋撻柛搴$-缁辩偤骞掑Δ浣叉嫽闂佺ǹ鏈悷銊╁礂瀹€鍕厵闁惧浚鍋呭畷宀€鈧娲滈弫璇差嚕娴犲鏁囬柣鎰問閸炵敻姊绘担鑺ョ《闁革綇绠撻獮蹇涙晸閿燂拷...

3 比特滑动流水并行式模数转换

现有流水并行式模数转换就是将延迟逐次比较式A/D转换电路[4]在时间上的串行工作转化为单个模块的流水式串行工作,对输入信号进行粗转换,然后再采用多位高速并行模数转换电路对粗转换的模拟余量进行高速、高分辨率的模数转换。

在12位流水并行式模数转换电路[5] 中,转换时间为:

t31c=t1c=t3ctCA+tSH(9)
 
而与位数 n无关。其中,t31C是整个模数转换电路的转换时间,t1C是8位并行模数转换电路的转换时间,t3C是流水式电路的转换时间, tCA是流水式电路的比较单元CA的延迟时间, tSH是流水式电路的采样保持单元SH的采样保持时间。这种模数转换电路由于受到tCA和tSH 的限制,转换速率难以进一步提高。

閻忓繐瀚伴。鑸电▔閹捐尙鐟归柛鈺冾攰椤斿嫰寮▎鎴旀煠闁规亽鍔忓畷锟�

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top