WCSP 在克服各种挑战的同时不断发展

最常见是使用铜的凸块晶圆厂RDL（请参见图2）方法。这种方法具有更高的电流密度和可靠性，因为可以使用更厚的电介质和金属层。凸块晶圆厂 RDL 还允许将出货晶圆分成不同的封装类型，包括传统的引线接合封装或者 WCSP，其为产品开发阶段理想的选择，因为可以很容易地生产电气特性的快速批量样片。相同器件可以使用不同方法时，客户会根据散热额定值、单价以及最适合其应用的尺寸来选择某种封装。未来，随着晶圆厂采用一些创新型铜工艺解决方案/结构，并增加更厚的电介质容量，业界对于从单独凸焊厂向晶圆厂转移的这一过程可能会进行重新评估。

另一个重要的挑战是了解 RDL 布局对 RF 性能的影响。作为协同设计努力的一个部分，IC 处于平面布局说明时就必须对 RDL 进行设计，旨在优化器件性能。另外，必须遵循一种结构化的协同设计方法，以保证电气性能和机械可靠性，因为组件焊球的位置也在平面布局期间确定。多种封装配置（WCSP、引线接合 BGA、倒装片 BGA）中相同硅设计的使用，也可以在结构化协同设计尝试期间确定。

随着硅节点的技术进步以及裸片尺寸的缩小，我们必须注意其他一些挑战。我们必须理解低介电常数 (low-k) 电介质的 WCSP 完整性、划片街区 (saw streets) 宽度减少以及多个晶圆厂和组装厂的整合，目的是确保 WCSP 封装的完整性和可靠性得到维持。

更多挑战

测试。典型 WCSP 工艺的一个常见问题是缺少最终封装测试。大多数情况下，最终电气测试都是在凸块回流后在晶圆层进行。因此，在制造过程的这一"后端"部分，必须进行高强度的目视检查，其包括激光标记、切割和封装。随着这种封装进入汽车和医疗行业，工艺控制和质量检查系统便成为必需。

晶圆承载。从合格制造到 SMT 组装的整个过程期间，正确的 WCSP 器件承载都至关重要。为了确保 WCSP 生产期间较高的组装良率，很重要的一点就是将所有过程步骤都实现自动化，从而保证操作员晶圆承载从少到无。在合格检查期间，在应力测试和电气测试之间承载器件时，使用试片板等临时载板可以帮助防止对器件的损坏。WCSP组件一般在切割成形以前以晶圆形式测试，其有助于避免承载单个封装带来的器件损坏。

随着 WCSP 封装厚度不断减小来满足终端客户高度要求，晶圆承载变得越来越重要，同时也越来越富有挑战性。更薄的 WCSP 封装意味着更薄的晶圆，其在 WCSP 制造过程期间导致晶圆弯曲变形。另外，终端客户 SMT 工艺必须能够在没有组装损坏的情况下承载薄硅片。

未来趋势

随着 WCSP 的发展，我们将见证 TSV 互连技术的融合，其提供有源端到裸片后端的电气连接。这种能力允许 IC 或者其他组件（MEMS、无源组件等）堆叠，从而构建起高集成度的芯片组或者系统级封装 (SiP) 系统。

针对 CMOS 图像传感器 (CIS) 和 MEMS 产品的一些 TSV 型解决方案已经投产，同时将这种技术用于那些要求高性能、低功耗、异构功能集成、小体积和低成本的产品应用很有益处。

图3 描述了堆叠 WCSP 封装概念。底部 TSV 晶圆可以是一个有源 WCSP 器件（一个中介层）或者是一个集成无源中介层，而顶部则可以为一个 IC、MEMS 器件、分立无源器件或者另一个此类器件。

由于这种堆叠 WCSP 封装组装的配置结构和方法有很多种，因此在选择产品集成流程或路径以前，需要仔细考虑集成方案、可靠性问题、商业模式（供应链）和成本。就 TSV 制造来说，较普遍的流程是"中间过孔"工艺（BEOL 层中晶圆变薄以前形成的过孔），然后是"后过孔"工艺（完成包括变薄等 WCSP 晶圆处理以后形成的过孔）。

后过孔工艺成本较低，因为 TSV 和后端 RDL 同时生产。要求细间距和更小过孔直径时，中间过孔工艺具有优势；这些要求的目的是获得高性能，以及实现芯片尺寸符合要求。随后，堆叠组件的组装涉及使用引线接合、SMT 或者倒装片工艺的连接，之后是二次成型步骤（如果需要）。另外一种可能性是，最终封装仅为一种独立 TSV-WCSP，各种组件堆叠在其上面，同 POP（堆叠式封装）类似，也可以简单地将其嵌入到基板或 PCB 层压板中。

堆叠 WCSP 制