一种改进的增益增强共源共栅放大器的设计

2 电路仿真结果

整个运放及其偏置电路采用SMIC 0．18μmCMOS混合信号工艺进行设计，并在Cadence环境下用Specture进行模拟仿真，电源电压3.3V，负载电容3 pF。对电路进行AC仿真，仿真结果显示电路直流增益119．3 dB，单位增益带宽378．1 MHz，相位裕度60°，如图7所示。

放大器建立到输出电压0．1％精度时的建立时间为7．9 ns，测试波形如图8所示。

共模输入范围600mV～3．3V；电压输出范围0．6～3．1V；功耗39mW。

3 版图设计

整体电路包括1个主放大器，2个gainboost和1个共模负反馈，主放大器和gainboost各有自己的偏置电路。gainboost的偏置电路和gai-nboost放大器靠近放置以使连线最短，2个gainboot分别放在主放大器两侧以使总体版图对称，开关电容共模负反馈放在主放大器下面以使out+，out-和Vb1连线最短。主放大器做ABAB匹配，采用双侧供电，以保证差模信号较好匹配，主放大器偏置分拆在主放大器两侧，以使总体版图形状更加规则整齐，节省面积。总体版图如图9所示。

4 结语

介绍了一种折叠式共源共栅运算放大器的设计。实际的设计仿真值为：小信号低频电压增益119．3 dB；单位增益带宽378．1 MHz；相位裕度60°；建立时间7．9 ns；电源电压3．3 V；共模输入范围600 mV～3．3 V；电压输出范围0．6～3．1 V；负载电容3 pF；功耗为39 mW。整个设计满足设计指标要求，并应用于欠采样技术的12 b，60 MHz流水线ADC设计中。