高速ADC模拟电源的详细设计方案

用中的所有电源噪声是不可能的。任何系统都不可能完全不受电源噪声的影响。因此，作为ADC的用户，设计人员必须在电源设计和布局布线阶段就做好积极应对。下面是一些有用的提示，可帮助设计人员最大程度地提高PCB对电源变化的抗扰度：
 

对到达系统板的所有电源轨和总线电压去耦。
 

记住：每增加一级增益就会每10倍频程增加大约20 dB。
 

如果电源引线较长并为特定IC、器件和/或区域供电，则应再次去耦。
 

对高频和低频都要去耦。
 

去耦电容接地前的电源入口点常常使用串联铁氧体磁珠。对进入系统板的每个电源电压都要这样做，无论它是来自LDO还是来自开关调节器。
 

对于加入的电容，应使用紧密叠置的电源和接地层（间距≤4密尔），从而使PCB设计本身具备高频去耦能力。
 

同任何良好的电路板布局一样，电源应远离敏感的模拟电路，如ADC的前端级和时钟电路等。
 

良好的电路分割至关重要，可以将一些元件放在PCB的背面以增强隔离。
 

注意接地返回路径，特别是数字侧，确保数字瞬变不会返回到电路板的模拟部分。某些情况下，分离接地层也可能有用。
 

将模拟和数字参考元件保持在各自的层面上。这一常规做法可增强对噪声和耦合交互作用的隔离。
 

遵循IC制造商的建议；如果应用笔记或数据手册没有直接说明，则应研究评估板。这些都是非常好的起步工具。