合适数据转换器选择：JESD204B与LVDS技术对比

二个优势是：可在发送器和接收器之间对共模噪声进行去耦，从而有助于缓解系统设计人员关于信号质量的顾虑。DC耦合更容易受到耦合在数据线路中的共模噪声影响。AC耦合的第三个优势是：其可降低来自多个厂商的不同发送器（Vtt）及接收器最终电压需求，从而可使接收器工作在其最佳共模电压下。这有助于JESD204B发送器与接收器在需要高度的电源电压灵活性的系统设计中以不同的最终电压运行。

此外，JESD204B接口还可针对单个链路上的多个转换器进行数据分区。随着链路速率提升至12.5 Gbps，更多的转换器可部署在相同的链路（对应不同变量的数据，请参见图3）上。这特别适合在单个封装中提供2个、4个、8个以及16个转换器的器件，同时这也是与LVDS接口相比的一大独特优势。LVDS可作为一个I/O结构，将一个单通道转换器做为终点/起点进行直接输入输出，但是不能明确定义一个方法来整合整个I/O中多个转换器的数据。有了JESD204B，就有了实现从多个转换器在相同的pin上串行发送综合数据的明确规范。每块器件数据的来源甚至不需要是真实的固定硬件转换器。它可来自一个"虚拟转换器"滤波器，该滤波器作为真实转换器的数字处理的一部分，输出一分为二，包括实数路径和复数路径。针对90度相移的IQ通信系统就可充分利用虚拟转换器的特性。

图3具有不同采样速率及通道数的转换器对比可显示出I/O数的差别。与工作速率为1Gbps的LVDS相比，工作速率为12.5Gbps的JESD204B接口只需其引脚数的1/10

JESD204B所提供的明确规范既支持从相同pin脚上串行发送多个转换器综合数据。

系统的最佳转换器

更高速转换器的带宽需求正在推动设计向更高级CMOS工艺节点发展，以降低功耗，提高性能。这种趋势将为其带来新的接口挑战。12.5 Gbps最高速度的JESD204B接口有助于解决其中一些问题，否则即便需再多的LVDS DDR通道，也无法满足更高采样速率下的带宽速度及性能需求。转换器数字接口的引脚I/O、耦合以及供电范围需求，将有助于为系统选择合适的转换器。