一种低噪声高增益零中频放大器的设计与实现
时间:05-11
来源:国防科学技术大学
点击:
图5 实际PCB图
图6 装配好的实物图
3测试结果
对设计好的零中频放大器电路板进行焊接和装配,采用±8 V供电,经过7905和7805两款稳压芯片后得到-5 V和+5 V,为设计中用到的运算放大器芯片OPA1612,ADA4941-1,LMH6643进行供电。
图7 测试结果
图7(a)为输入信号峰峰值为2 mV,频率为50 kHz时的波形,其输出峰峰值为5.6 V,可得到该放大器的增益为68.9 dB;图7(b)给出了50 kHz时的频谱特性,其中在61 kHz处的频谱是由信号源本身自带的,与设计的系统无关;图7(c)显示了整个系统的滤波特性,其3 dB带宽约为150 kHz,由于设计中采用了巴特沃斯滤波器结构,在150 kHz内的频率响应曲线比较平滑,观察频谱幅度可以发现信号比噪声幅度至少大40 dB,抑制噪声效果良好;图7(d)显示了用ADA4941-1芯片来实现单端转差分的测试结果,可以看出,在4倍放大的情况下相位偏差与幅度偏差均非常小;图7(e)为测试信号不失真情况下最大可输出电压峰峰值为9.8V.从以上测试结果可以看出,设计效果良好,实现了低噪声、高增益的目标。
4结论
文中主要阐述了一种低噪声零中频放大器的设计原理与实现,重点介绍了设计依据、芯片选择及其工作原理,并简单介绍了设计中该注意的问题。该系统目前已通过最终的测试,测试结果良好,实现了低噪声、高增益的设计目标。
零中频放大器 低噪声 DIS管脚 Cadence 相关文章:
- CMOS低噪声放大器中的输入匹配研究与设计(08-19)
- 低噪声前置放大器电路的设计方法(03-10)
- 用ADS实现一个2.38GHz全集成化低噪声放大器设计(04-26)
- 利用Cadence设计COMS低噪声放大器(06-11)
- 基于ADS的通信设备低噪声放大器改进设计与仿真(04-09)
- 一种接收前端三级低噪声放大器的设计(07-17)