CMOS低噪声放大器中的输入匹配研究与设计

　　１ 引言

　　作为接收机的第一级，ＬＮＡ的性能对整个接收机系统的性能起着至关重要的作用，因为整个系统的信噪比（ＳＮＲ）很大程度上取决于ＬＮＡ的噪声系数（ＮＦ）和增益。因此，设计性能良好的ＬＮＡ成为射频前端设计的重要目标。由于低噪声放大器的各个指标常常会发生矛盾，彼此不能兼顾，因此设计是在噪声系数、增益、稳定性、阻抗匹配以及线性范围等指标之间采取折中考虑。最近很多射频集成电路都是采用ＣＭＯＳ工艺来实现的，尤其是０.１８μｍ的ＣＭＯＳ工艺很适于集成的ＳＯＣ设计［１-２］。

　　目前最常见的输入匹配结构是源极电感负反馈结构，该结构有利于获得高增益和低噪声系数，但是存在较大的缺陷，即需要提供一个大感值的栅极电感（Ｌｇ）。在实际标准的ＣＭＯＳ工艺下集成实现一个大感值的片上螺旋电感往往比较困难，而采用片外电感又不利于实现电路的集成及小型化，并且由于大感值栅极电感的寄生阻抗比较大，相应地产生热噪声也会比较大。该文采用改进型输入匹配结构，用一个并联的小值ＬＣ网络来代替电感值比较大的栅极电感，并从进一步降低噪声系数和简化电路的角度考虑，移除源极负反馈电感（Ｌｓ）［３］。

　　２ 理论分析

　　传统的输入阻抗匹配结构是源极电感负反馈结构，其输入阻抗表达式为［４］

　　为满足式（３），栅极电感的感抗通常比较大。如前所述，从利于电路集成实现和降低噪声系数的角度考虑，应当尽量避免使用大值电感。该设计采用一个小值ＬＣ并联网络来代替。图１是ＬＣ并联网络及其等效电路。

　　如图所示，在并联ＬＣ网络中，假设电感为一个理想的感抗Ｌ１和一个电阻Ｒ１的串联，其等效阻抗为Ｚ＝ｊωＬ２＋Ｒ２ （ω为低噪声放大器的中心工作

　　根据式（４），如果能满足０＜１－ω２Ｌ１Ｃ１＜１，那么Ｌ２的电感值将比Ｌ１大，并且随ω趋近ω０１，Ｌ１将产生更大的电感Ｌ２。这样栅极电感Ｌｇ便可以用一个电感值较小的ＬＣ并联网络来代替产生。在传统输入匹配结构中，源极负反馈电感用来满足５０Ω阻抗匹配，但是它会产生热噪声并且不利于ＬＮＡ增益的提高［５］。根据式（５），引入ＬＣ并联网络后，电感Ｌ１的寄生阻抗Ｒ１可以等效为一个比较大的阻抗Ｒ２来满足输入端５０Ω的阻抗匹配。因此，移除Ｌｓ虽然对输入匹配性能稍稍产生不利影响，但是有利于降低噪声系数并提高电路结构的易集成度。改进的输入匹配结构见图２，其输入阻抗为

　　Ｚｉｎ＝（ｊωＬ２－ｊωＣｇｓ）＋（Ｒ２＋Ｒｇ＋Ｒｉ） （６）

　　式中： Ｒｉ， Ｒｇ， Ｃｇｓ的具体定义见文献［３］。

　　由于电阻Ｒ２并不是一个实际的物理阻抗，而是由Ｒ１等效而来，因此其产生的热噪声比相同阻抗值的实际物理电阻产生的热噪声要小。这样，通过移除Ｌｓ并利用ＬＣ网络小值寄生阻抗来进行阻抗匹配，可以进一步降低ＬＮＡ的噪声系数。

　　３ 电路设计

　　采用改进的输入匹配，基于ＢＳＩＭ３０.１８μｍ模型，设计出了适用于无线接收机用ＣＭＯＳ宽带（５.１～５.８ＧＨｚ）低噪声放大器的电路结构。

　　宽带低噪声放大器设计的关键是提供足够的增益来克服接收机以下几级引入的噪声干扰，而其自身的噪声系数则要尽量低，同时还要具备好的输入输出阻抗匹配及良好的线性动态范围。该设计采用两级放大并采纳改进的输入阻抗匹配结构。Ｌ１的电感值为１ｎＨ，Ｃ１的电容值为０.５７ｐＦ，根据式（１），（２），该ＬＣ并联网络会产生３ｎＨ的等效电感Ｌ２和２５Ω的等效电阻Ｒ２，ＭＯＳ管Ｍ１和Ｍ２的栅宽为１２０μｍ，根据式（３），总的输入阻抗约为３５Ω。

　　为进一步提高ＬＮＡ的增益，选择ＬＣ并联网络作为第一级和第二级的负载阻抗，根据式（７） ～（９），可以确定负载ＬＣ网络的具体参数值

　　式中：Ｒｓ为源阻抗；Ｑ为电感Ｌｄ２的品质因数。ＬＮＡ第二级对线性动态范围起着至关重要的作用，为了抑制线性动态范围恶化，图２所示的ＭＯＳ管Ｍ３和Ｍ４的栅宽略大于ＭＯＳ管Ｍ１和Ｍ２，第二级的直流偏压也同样略高于第一级，因为大的直流偏压可以改进ＬＮＡ的线性度。同时考虑整个ＬＮＡ的功耗限制，ＭＯＳ管Ｍ３和Ｍ４的栅宽不宜过大，这里选择为１５０μｍ，第一级和第二级直流偏压分别设置为０.６和０.６５Ｖ［６］。

　　Ｃ_ｂｌｏｃｋ１，Ｃ_ｂｌｏｃｋ２和Ｃ_ｂｌｏｃｋ３均为隔直电容，它们的容值均选择为１０ｐＦ。综合考虑足够的增益、足够大的线性范围和较低的功耗，该设计中ＬＮＡ工作电压１.５Ｖ，偏置直流电流０.６ｍＡ，功耗９ｍＷ。