SoC存储器的智能电源连接方法

如果SFIO/4 > SFCO/2，则必须确保在IR压降到达值SFCO/2之前，IR压降分析会持续进行。另外还必须确保IR压降在达到该值之前不会停止。如果IR压降在任何大于SFCO/2的偏移值上停止，那么最近的一个大于SFCO/2的偏移值应为最终偏移值。

例如，假设针对某项特定的技术，捆扎频率被定为50um，而偏移值则被定为10um.

我们运用下面的演算法来确定给定捆扎频率的正确偏移量范围。

图5：使用演算法寻找最佳偏移值。

图字：捆扎频率= N，假设的偏移= OS = N；目标IR压降= IR；执行IR压降；IR压降= IR（N）；最终IR = IR（N）；最有效的偏移= O1；停止

按照上述针对各种捆扎频率的算法，我们得到一张IR压降偏移值之间的关系图，类似于图6所示的内容。最小IR对应的偏移量即为最佳偏移值。

图6：给定捆扎频率上IR与偏移频率的关系图。

图字：最佳偏移量；偏移量（um）

图7：使用偏移量和捆扎频率的电源连接。

如图7所示，分频器1、分频器2和分频器3都会接收多个电源线，由此获得合适的工作电压。

最差IR压降的分析

让我们考虑两种情况的分析，具体条件如下：

功率IR压降的分析条件

Pbcs30V132V132T150

输出负载：400ff

输入转换：200ps

最大切换，所有输出切换

地址和数据输入的最大转换

寄生参数：Cmin（最大R，最小C）

供应网RC，只有信号RC网

标签偏移量（从底部开始）：10um、15um、20um

标签频率：50um

1.只限定捆扎频率-对于每个电源供应（VDDA/VDDP/VSSA/VSS），都必须严格遵守捆扎频率为50微米。

不带偏移量时MBLK CM8的IR结果

2.同时限定捆扎频率和偏移量-在这种情况下，我们会既考虑偏移量又考虑捆扎频率，而不是只考虑捆扎频率。偏移值必须小于捆扎频率。

我们通过改变M5带的偏移值做了几个实验，得到了以下结果。很明显，相对于没有偏移量的实验，IR压降下降了20-30％。偏移值应同时用于顶部线和底部线。

即使在仅使用捆扎频率就能满足IR压降指标的情况下，在使用捆扎频率的同时使用偏移量的概念作为补充，可以显著节省电网线路（针对同样的IR指标）的数量。

带偏移量时MBLK CM8的IR结果

注意事项

1.上述IR压降的数据适用有功电流

2. Vdd的通过标准为5％（下降+上升）

3.电压降值单位为毫伏。

本文小结

正如上述图表所示，相对于那些没有使用偏移值的实验，在使用偏差值的实验中IR得到了明显的改善，IR压降改善了大约20-30％。将偏移值概念用于系统芯片存储器的连接，能够极大地改进IR压降水平，同时也改善了硅结果。这项用于将存储器连接至系统芯片的方案（同时运用偏移值和strapping），也可以应用于其他硬宏，如闪存和其他模拟模块。

对于给定的IR压降目标，相对于仅仅使用strapping，偏移量与strapping的结合使用还能够节省大量的电网线路。上述概念已被用于各种实时设计，硅结果表明最小压降值（Vmin）有了明显的进步。

参考文献

1.《国际半导体技术蓝图》半导体产业协会，2005年。

2.《Gigascale系统级芯片（GSoC）的全球互联建模》，作者Zarkesh-Ha P.，提交给佐治亚理工学院学术学院的博士论文，2001年2月。