高速连接系统设计在云计算中面临的挑战

块提供一种通用架构。

CFP连接器适用于要求100 Gbps通信的低数目/长距离连接。但是，SFP和四通道SPF接口(QSFP)连接器拥有更高的密度，本地开关和路由器均要求这种高密度。今天，通过组合四条 10 Gbps数据通道，四通道SFP连接器用于40 Gbps以太网。下一步的发展将是从10 Gbps转到25 Gbps通道。它通过一些小QSFP连接器提供相当于100 Gbps的数据传输，并为一些不支持100 Gbps标准的40 Gbps以太网系统提供向后兼容模式。最终，这种形状系数可用于光纤模块，因为不再需要CFP模块使用的10到4通道转换。

这种技术已经数家厂商多次证明，为广大基础设施设计人员提供了一种转到高速连接的路线图。但是，开关或者服务器背后的互连并非是出现这种问题的唯一地方。服务器和网络存储设备内部的各种电气连接都存在相同的问题。

距离是你的敌人

一个数字位的波形横向传输线路和连接器，因此物理学开始起作用，并试图通过阻抗错配和相邻通道串扰引起的频率反射型可变衰减，完全破坏原始信号。数据本身也存在问题，因为之前发送的符号干扰了传输中的当前位。这被称作符号间干扰，即ISI。信号通过ASIC到路由器或者开关背部这段距离后，无法再辨别出这些位。抹杀无源连线无误差位传输的相同效应，也在这里发挥作用。

以前的一些设计，开关ASIC使用多条慢数据通路（一般为3.125 Gbps），连接到某个物理层设备（PHY），以在SFP连接器构建10 Gbps NRZ连接。PHY的位置非常靠近于物理连接器，因此信号完整性损失得到最小化。但是，由于ASIC技术转而使用更小的几何外形，吸纳10 Gbps接口的高速连接便成为一种内在要求。首先，由于移除了PHY，因此这种变化可以降低电气连接的总功耗。但是，PCB边缘的信号完整性损失，要求更昂贵、低功耗的电路板材料，或者再使用一种有源解决方案。

用于抗线缆信号损失的相同设备现在也正用于高性能路由器、开关和服务器内部连接。使用低功耗缓冲中断器和重定时器时，可使用标准FR-4 PCB材料（控制成本），并且功耗非常低。实际上，这些设备以一种类似的方式用于10 Gbps NRZ以太网PHY，以恢复数据和再计时数据，满足连接器规范。

达标努力

在服务器中，包括PCI express (PCIe)在内的标准比比皆是。由于数据传输速率更高，内核处理器向（自）内核传输信息的能力，推动PCIe等标准不断提高传输速度。最新的标准为第3代，其标称拥有8 Gbps的连接速度。如前所述，在许多情况下，设备内部物理距离不变，归因于处理器硬件、连接器数目和间隔。服务器也不例外，同样受到信号完整性问题和功耗的困扰。前面使用第1代或者第2代PCIe的一些设计，只要小心谨慎地布局和选择连接器，便能够满足操作规范。但是，随着服务器转向第3代，电路板材料和连接器正对信号完整性产生影响，以致于不再能够满足这种标准。

如PCIe等标准带来另一个问题，让问题的解决更加困难，而同时还要保持低功耗。这个问题便是带外(OoB)信号传输，其出现在通道早期训练过程。由于在通道接入时标准PCIe板并不了解，因此它必须与根组件沟通，并对通道做出调节，以帮助维持信号完整性。这种通信在带外完成，并且如果失败（因故受到阻塞），通道便无法初始化。

一些PCIe集成电路(IC)中断器的厂商使用一种重复根组件的方法。这种方法将通道分成两部分，有效地缩短了距离，并大大提高了信号完整性（连接器更少/距离更短）。这种方法存在的问题是功耗。重复根组件，要求理解通道传输，并在两端正确地对其重复。另外，串行化和去串行化过程，还会引起过多的延迟。

其他厂商通过使用一种模拟方法对带内和带外信号进行调节（去除了所有信息处理），暂时解决了这个问题。如DS80PCI402等器件使用这种方法，每条通道仅要求65 mW。该器件插入到PCIe通道中以后，有效缩短了末节点和根组件之间的通道距离，其不干扰带外过程，大大改善了8 Gbps数据信号完整性，同时能耗更小。

其他改善方面

我们的信息基础设施正不断增长，以满足日益增加的用户数和技术（例如：云计算等）需求。连接功耗预算只是这些系统总功耗的一部分而已。各大厂商都在寻找一种方法，以产生更低连接功耗的内核。由于ARM内核的易用性和极低的功耗，人们对于在云服务器中使用这种引擎的关注度正不断上升。另外，一些专用处理器也使用其各自的方法进入到信息基础设施中提供各种服务，例如：视频和图像实时转码、语音识别等等。这些专用服务通常要求在通用处理器中执行浮点运算功能。这些专用处理器提供许多高能效的方法，执行相同运算功能。