驱动集成电路功率级中瞬态问题的处理

1．驱动IC产品范围

IR公司为用户提供多种从单相到三相桥的驱动集成电路。所有类型都使用了高集成的电平转换技术，简化了逻辑电路对功率MOS管的控制。最新产品已扩展到具有驱动1200V功率器件的能力。

作为前沿技术，要求能在更高速度下开关更大的电流，杂散参数的不利影响日趋明显和受到高度重视。本文的目的是找出它们的根源，量化驱动IC对可能引起问题的免疫力，最后，如何获得最大的安全区。

2．桥式电路中的杂散元素

图1描述了一个驱动IC驱动由两个MOSFET组成的典型桥式电路，功率电路中，由器件内部的连线、引脚和PCB线组成的无用电感统一用LS1.2和LD1.2表示。

另外还有栅极驱动电路中的杂散参数，在布线路板时也应考虑。在此我们将主要讨论有最大的电流和di/dt发生的桥式电路本身。在开关期间，桥式电路中快速变化的电流将会在杂散电感中产生电压瞬变。这些瞬变会耦合到其它电路中引起噪声问题，增加开关损耗，甚至在最坏情况下损坏IC。

3．VS负过冲原因

由于问题是由散电感引起的，随着器件的开关，对驱动IC来说，最主要的问题是VS会负过冲到参考地以下。

相反，正过冲一般不会出现问题，IR公司已经验证的HVIC工艺具有耐高电压能力。

当桥电路负载为感性时，高端器件的关断会引起负载电流突然转换到低端的续流二极管，由于二极管开通延迟，正向压降和杂散电感LS1+LD1使VS点负过冲到参考地以下，如图1所示。在死区时间内，如果负载电路不能完全恢复，当低端器件硬开通时，会发生VS负过冲或振荡。


4．VS负过冲对驱动IC的影响

IR公司的驱动IC保证，相对于COM，VS至少有5V的负过冲能力，如果负过冲超过这个水平，高端输出将暂时锁定在其电流状态，VS保持在绝对最大极限内，IC将不会损坏。当负过冲起过5V后，高端输出将不响应输入控制信号。这种模式应当注意，但在大多应用中是可以忽略的，因为随着开关事件的发生，高端通常不要求很快改变状态。

5．如何避免锁定

附录1显示了驱动IC的内部典型寄生二极管结构。对于任何CMOS器件，使这些二极管正向导通或反向击穿都会引起寄生的可控晶闸管(SCR)锁定，锁定的最终后果难以预料，有可能暂时错误地工作到完全损坏器件。

驱动IC 也许会间接地被最初的过应力引起的连锁反应损坏，例如，可想到锁定会使两路输出为高，造成桥臂直通，从而损坏器件，然后损坏IC。这种失败模式可能是应用中引起驱动IC和功率器件损坏的主要原因。

下面理论分析可以帮助解释VS负过冲和锁定机理的关系。

&nbs p; 第一种情况："理想的自举"电路中，VCC由一个零阻抗电源供电，并由一个理想的二极管给VB供电。如图2，负过冲将引起自举电容过充电。例如，如果VCC=15V，VS负过冲超过10V时，将使悬浮电源达到25V以上，可能会击穿二极管D1，并进一步引起锁定。

现在假设自举电源用一个理想的悬浮电源代替，如图3，VBS将在所有环境都是固定的。注意，只有使用低阻抗辅助电源代替才能实现这个目的。

这种情况下，如果VS负过冲超过VBS，即VB低于COM，可能会因为寄生二极管D2导通而出现锁定危险。

实际电路可能会出现在这两种极端情况之间，而VBS有一些增加和有时VB降到VCC以下，如图4所示。

6．监测和证实

下列信号可以在正常工作时，和高应力下（如短路或过流关断，di/dt最高）观察到。应该在IC管脚根部测量，如图5。这样驱动回路的寄生参数影响也被测量到。

测量证实负过冲的严重性。

（1） 高端相对于公共端的偏移；VS-COM；
（2） 悬浮电源；VB-VS

多数桥电路使用上百伏电压，就是说应选择Y轴较迟钝的示波器以防止输入放大器饱和，这将使相对较小的VS负过冲很难量化。为了得到最佳分辨率，请阅读示波器手册，选择最高的可利用的灵敏度。

为了测量第二个信号，该信号始终附加在变化的桥电压上，因此要使用变 压器将示波器悬浮起来，但是不建议用这种方法。因为容性负载将影响电路性能，有时会掩盖问题根本原因而由于不注意而减小了dv/dt。

高带宽差分电压探头（或隔离的差分输入示波器）可以得到很好的结果，同时又允许观测其它地为参考点的信号。然而，当比较差分探头和常规探头相对时间时，应注意延迟时间的差异。

高端信号（Vb、HO）的共模噪声可以将探头正端和探头地端共同接到VS点测到。

不要认为低端没有共模噪音，同样可以将探头和地端一起接到COM点测到。

7．一般建议

下列建议在使用驱动电路是很好的实践和证明，无论观察到的锁定安全区如何。

最小化图1中的杂质参数：

1a、使用宽线直接连接两个器件，不要有环路和远离；
1b、避免互相连接，这会增加很大电感；
1c、降低器件安装高度，以减小管脚电感影响；
1d、两个功率器件并排放置，减小线长度。