ADS8323与高速FIFO接口电路的CPLD实现

仿真波形如图4所示。

4．结束语

　　本文采用CPLD实现了AD芯片、高速FIFO存储器以及MCU之间的接口电路。实验表明，该电路工作稳定可靠，且通用性强，易于移植到其它数据采集系统中。同时，QuartusII等嵌入式技术的使用，简化了开发流程，提高了设计效率。目前，该电路已成功应用于某数据采集系统中。

　　参考文献：

　　[1] 夏宇闻．Verilog数字系统设计教程[M]．北京：北京航空航天大学出版社．

　　[2] 王金明，杨吉斌．数字系统设计与Verilog HDL[M]．北京：电子工业出版社．

　　[3] 周佩玲，吴耿锋，万炳奎．16位微型计算机原理、接口及其应用[M]．合肥：中国科学技术大学出版社．

　　[4] 陈志斌，卓家靖．基于单片机和CPLD的嵌入式脉冲发生器设计[J]．微计算机信息，2005，2：107－108．

　　本文创新点

　　（1）以CPLD作为逻辑控制核心单元，实现AD芯片与高速FIFO之间的接口电路。

　　（2）该接口电路具有通用性，只要稍作修改，就能移植到其它AD芯片与高速FIFO的接口设计中。因此，可以广泛应用于数据采集系统中。

　　（3）采用全新的开发工具--QuartusII作为开发环境，简化了开发流程。