微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 双路输出正激式DC/DC变换器的设计

双路输出正激式DC/DC变换器的设计

时间:03-23 来源:中电网 点击:

  由此可见,匝数比增高,效率逐渐提高,但低端电压逐渐上升,工作范围变窄。本设计最后确定的初次级匝数比11:7:7。电感量为200:95:95,效率为80%。

  5 磁复位设计

  本电路中变压器的工作方式为单端正激式,变压器磁心工作在磁滞回线的第一象限,如图4所示,为了确保变压器在磁化曲线的线性区工作,设计时应在开关功率管截止期间将高频变压器复位,并使增长的磁通和减小的磁通平衡,以防止变压器磁芯饱利。

  本电路在次级整流管两端并联了一个如图5所示的RC网络,以实现磁复位。该电路相比二极管加去磁绕组复位电路,其结构比较简单。这样,当开关关断时,磁感应电流便可通过变压器的次级绕组流出,并通过电容C使磁感应电流减至零。R,C取值时,C的电容量要足够小,以便在最短的关断时间内将磁感应电流衰减到零。而电阻R的电阻值则不能过小,电阻值过小会与内部寄生电感形成自激振荡。磁复位时,要求在输入电压为最小值或最大值时,磁复位电路都能对高频变压器进行准确地复位。

  6输出纹波电压的降低

  为达到降低输出纹波电压的目的,设计时,首先要减小功率开关管的电压尖峰。因为当VMOS管由导通变成截止时,在变压器的一次绕组上就会产生尖峰电压和感应电压,其中尖峰电压是由高频变压器漏感(即漏磁产生的自感)引起的,它与直流高压和感应电压叠加后很容易损坏VMOS管,故在设计时,要优化功率变压器的设计,减小变压器初级漏感;第二,电路布线时要尽量减少VMOS各端点的连接线长度,特别是栅极引线,如果无法使引线缩短,可以靠近栅极处串联一个小电阻,或者在漏级与地之间接上电容以减小振荡,减低尖峰电压;第三,应采用合适的RC吸收网络,以减小功率开关管的电压尖峰;此外,整流二极管在关断时的反向恢复时间也会导致尖峰电流,从而造成纹波,因此,设计时要优选反向恢复时间短的肖特基二极管来减小尖峰;最后,LC滤波电路要合理确定电感器的电感,应选用高可靠、温度性能好的高频独石电容为滤波电容,以减小纹波电压。

  7结束语

  本文介绍的双路输出正激式DC/DC变换器采用厚膜混合集成电路技术,裸芯片组装,金属全密封封装,同时采用平行封焊工艺来保证产品的高可靠性,表2所列是其电路性能参数由表2可见,该产品输出电压稳定,产品一致性好,同时具有体积小、重量轻、可靠性高、耐冲击、组装方便等优点,完全满足使用要求,可以应用于航空、航天、船舶等多项领域,以便为我国国防武器现代化提供保障。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top