|  图3 单位4阶DS调节器
第一积分器还采用了一种时钟化的动态偏压A类放大器,在每一个阶段中都尽可能地降低了功率损耗。第一积分器中的放大器负责处理三个不同的任务,即回转、沉降并维持输出值。在调节器的第一积分器中,各个阶段中动态变化的电流水平也可以保证节省功率。更高的电流能够在相对较短的时间内完成回转阶段,为接下来的沉降阶段节约了更多的时间。这样就减少了放大器所需的互导(gm),从而节约了功率。回转阶段的电流强度是沉降阶段电流强度的四倍。还有一个能够节省功率的地方,那就是放大器的第一阶段。放大器第二阶段的样本正是第一阶段的输出数据。这一阶段的偏置电流有可能降低到沉降阶段电流强度的四分之一。这样可以节省约30%的功率。
抽取滤波器
采用低功率信号处理架构的多功能数字滤波器能够高效地过滤及抽取前述的单位品调节器输出的数据。如图4所示,这种滤波芯片包括若干用于简化系统设计的集成外设：如1个用于标准时钟或曼彻斯特码输入、抽取与滤波引擎、偏移与增益校准的低抖动PLL、1个检测DAC位流的发生器、1个时间间隔控制器,以及8个通用I/O引脚。
|  图4 抽取滤波器芯片方框图
抽取和滤波引擎电路由SINC、FIR和IIR滤波器组成。SINC滤波器的首要作用是削弱品调节器中的带外噪声。在这个过程中,它将单位品数据抽取为适应FIR和IIR滤波器的24位数据。选定的输出字率将自动确定SINC滤波器的系数和抽取率。
FIR滤波器用于补偿SINC滤波器压降并生成一个输入信号混迭元件低通角。使用配置命令可以选择片上线性相位或最小相位系数,也可以根据定制的滤波器反应进行系数编程。
可选择的数字滤波器抽取率可以生成从4000SPS到1SPS不等的输出字率,利用片上系数进行设置时,由此产生的带宽测量幅度也相应达到1600Hz到400MHz。偏移校准算法可自动推算出偏移修正值,并将增益与偏移修正值应用到数据测量中。
数字滤波器芯片内置的数字信号发生器能够产生单位正弦波或脉冲函数。该数字检测位流与CS4373检测DAC相连,可产生高质量的模拟检测信号,或用于测试数字滤波器和数字采集电路内部回路折返到滤波器的MDATA输入。
MSYNC输出信号随之输入到SYNC引脚。 MSYNC 为所有网络操作设定了一个参考时间。MSYNC 阶段将对调节器采样进行排列,即时保障了测量网络内模拟采样的同步性。MSYNC 排列了TBS(检测位流)的时序。SINC滤波器也通过MSYNC信号随时保持与外部系统的同步运行。
自检测 DAC
图5显示的是一个自检测单位数模转换器(称为检测DAC)。这是一个由上文提到的数字滤波器芯片产生的单位检测位流(TBS)驱动的24位DAC。这也是为地震应用而特别设计的。它能够产生差分118dB的线性正弦曲线信号。频率与振幅由数字滤波器结构所产生的TBS决定。它具有两套差分模拟输出,一套确保精度,另一套负责进行缓冲,这样就简化了数字采集系统的校准过程和传感器的检测过程。两套输出都配有二进制加权高精度衰减器,变化幅度为11/2-1/64。
|  图5 自检测DS DAC方框图
低失真度 ADC 的工作原理也被应用在低失真度DAC 当中。 ADC中的第一积分器在一段时间内持续地输入电压,然后再输入数字数据位流。ADC输入连续的时间信号与反馈信息,然后输出单位数据。在这个DAC设计中,所有输入的单位数据、输出和反馈都是连续的时间信号,并通过同一个电路实现。详细架构参见图6。第一积分器与上文所述的ADC中的第一积分器相同,能够通过动态偏置来降低功率。
|  图6 自检测DS DAC方框图
自检测模式的系统总体性能
我们分别在25 ℃、-40℃ 和85 ℃的条件下测试了10块电路板,每块包含四个数据采集通道。每个通道采用其相应的自检测DAC条件下进行测试。每块板中的两个通道(通道1和通道2)配置陆地检波器放大器(CS3301),另两个通道(通道3和通道4)则配置水下听诊器(CS3302)。这些电路板都配有PGA、ADC、抽取滤波器和自检测DAC,它们都通过了量产测试,符合其说明书的各项指标。表1列出了在这个测试中每个通道所获得的平均线性水平。
| | | |
