设计结果分析与版图
为了提高增益和工作速度，输入对管的宽长比取值要稍大些。在设计中第一级和第二级前置放大器的偏置电流取值为52μA，其增益分别为14.75和11.8，带宽为40MHz。前置放大器的大带宽有利于减小其响应时间，经过两级放大后，第三级锁存器的输入电压的最小值为Vin_min×14.75×11.8，锁存器较大的输入相应地减小了锁存器的时间常数，使锁存器的输出达到VOH-VOL的时间减小，实现了锁存器的快速锁存。经过仿真，其性能参数如下：电源电压3.3V，输出VOH-VOL=3.3V，最小分辨率0.8mV，功耗<0.6mW，输出动态范围3.3V。
芯片采用了0.18μm的1P6MCMOS设计工艺，在实现高分辨率的同时也能获得较高的速度，模拟结果表明，分辨率可以达到12bit。在版图设计中，为了增强差分管的匹配性，管子和连线都采用全对称的设计结构，版图如图6所示，面积为120μm×130μm。
结语
本设计介绍了一种ADC中常用的比较器，采用了两级前置放大器和一级锁存器组成的三级结构，而且每一级结构内部都带有内置正反馈。本设计采用了简单的结构，以较小的芯片面积，实现了较高的速度和12bit的高精度，可以广泛应用于高速和高精度的ADC中。
