一种新型低功耗两级运算放大器的实现

1. 引言

　　随着IC设计集成度和复杂度日益增加，如何进行低功耗设计已成为了一个必须解决的问题。因此设计低功耗高性能的模拟集成电路将成为未来设计的关键。要降低功耗最直接的办法是降低电源电压，但随着电源电压的降低，特别是当它接近MOS 管的阈值电压时，模拟集成电路设计就会变得很复杂，当传统的模拟集成电路结构不能满足设计要求时，就需要采用新的技术和电路结构来满足电路在低电源电压下的正常工作。

　　目前实现低压模拟电路的方法主要有三种:亚阈值，衬底驱动和浮栅设计。采用亚阈值特性实现的低功耗电路主要是利用了MOS 晶体管在进入亚阈值区域时漏极电流不是马上消失，而是与栅控电压呈一个指数关系，每当电压下降80mV时，电流下降一个数量级，从而使功耗变小。但由于亚阈值电路的电流驱动能力较小，只适合部分电路设计。实现低功耗，主要是降低电源电压，但是受亚阈值导通的特性影响，标准CMOS 工艺中的阈值电压不会比深亚微米工艺的阈值电压有较大的下降，因此电路工作电压的降低将受到阈值电压的限制。

　　采用衬底驱动是解决阈值电压受限的重要途径，根据漏电流公式：

　　看出当VDS为常数时，ID主要受VBS得控制，于是在衬底端加信号能有效地避开阈值电压的限制，可以用非常小的信号加在衬底端和源端就可以用来调制漏电流，所以这种技术也可以用来实现低功耗。但是对于N(P)阱工艺，只能实现衬底驱动P(N)MOS管，严重限制了它的应用。

　　准浮栅技术由于与标准CMOS兼容并且性能优越，因此很多人预言，它将成为未来几年低功耗模拟电路设计的新方向。

　　2. 浮栅和准浮栅技术

　　浮栅技术[5] 最开始是用于存储器应用中，熟悉的EPROM，E^2PROM，FLASH 存储器都广泛地采用了浮栅技术。近年来，浮栅技术也被用于了模拟电路中。浮栅的工作原理是:一端与电气连接，也就是我们传统意义上的栅极，还有一个是没有引外线的，它被完全包裹在一层SIO2 介质里面，是浮空的，所以称为浮栅。

图1 浮栅晶体管的结构及电气符号 　　它是利用了浮栅上是否存储电荷或存储电荷的多少来改变MOS 管的阈值电压，实际上是一个电压加权处理的过程。浮栅晶体管的一个最显著的特点是浮栅与其他端的电绝缘非常良好，在一般条件下，浮栅晶体管能将电荷保存达几年之久，而损失的电荷量小于2％。通过改变浮栅电荷，改变其等效阈值电压，从而实现所需要的功能。但由于它不能与标准CMOS工艺兼容，所以限制了它的应用。因此，Jaime Ramire-Angulo[1] 等人提出了基于浮栅技术的准浮栅技术。 　　准浮栅MOS管的结构同浮栅晶体管的结构类似，所不同的是他们的初始电荷方式不同，准浮栅NMOS(PMOS)晶体管是通过一个阻值非常大的上（下）拉电阻直接把浮栅接到电源VDD(GND)上，解决了它的初始问题。但是在集成电路工艺中，做一个阻值非常大的电阻是不太可能的，因为它电阻的值会随诸多因素变化，精确它的值就不太可能，而且大阻值的电阻会占用大量的芯片面积，也是不经济的。所以在COMS 工艺中可以用一个MOS管来代替电阻，将一个二极管连接的工作在截止区的MOS 晶体管来等效为一个阻值非常大的电阻。图2 所示了一个两输入准浮栅NMOS 晶体管。 图2 两输入准浮栅NMOS 晶体管 　　3 传统的两级运算放大器 　　运算放大器[2-3]是模拟集成电路和混合信号集成电路的基本电路单元，是模拟集成电路设计的关键模块之一。它的性能对整个电路以及芯片的影响是至关重要的。 　　由于传统的单级放大器不适合低压设计，越来越多的设计使用多级放大器。与传统的共源共栅结构相比，两级运算能获得更高的电压增益和输出摆幅。在本次的设计中，我们选用了图3 所示的两级运算结构。这种结构是目前应用得最为广泛的电路之一，在低压的工作环境下，它能得到较为理想的输入共模范围和输出摆幅。并通过米勒补偿电容和调零电阻串联的补偿电路使两级运放的频率响应特性和转换速度得到了很好的改善，是一种简单又比较有实际运用意义的电路。 　　对电路的结构分析，可以知道： 图3 传统的两级运算放大器 　　4 基于准浮栅的两级运算放大器 　　为了实现低功耗设计，我们对以上传统两级运放采用准浮栅技术进行改进，因为准浮栅技术与标准的CMOS 工艺兼容，因此我们可以利用现有的工艺，对传统的两级运算放大器进行一些改进，就可以实现低功耗的设计，在目前是一种可以快速实现且低成本的方法。 　　如图4 所示为基于准浮栅技术的两级运算放大器。为了满足电源电压下降的要求，我们采用准浮栅NMOS 差分对来代替传统的差分对，对于相类似的器件尺寸和偏置电流，PMOS输入差动对管比NMOS 输入差动对管表现出较低的跨导。因此用NMOS 做为输入对，可以比用PMOS 做为输入对的两级运算放大器[5] 得到更高的增益。