FlexRay总线控制器和 TCl796的MLI接口设计

图3中，具有MLI接口的处理器称为本地控制器，另一个则为远程控制器。双方都具有发送器和接收器。发送器和接收器之间进行物理连接。本地控制器初始化数据和交互参数，并负责控制所有的数据收发任务。每一次数据收发都必须由本地控制器发起，远程控制器只是被动地响应本地控制器的命令，读取或者发送数据。如果有3个以上的MLI接口进行连接，则只能有1个本地控制器，其他均设置成远程控制器。本地控制器具有1个发送窗口，所有的发送数据均通过发送窗口写入发送器并发送出去。本地控制器接收到数据后通过中断方式通知CPU或者DMA进行读取数据。远程控制器具有1个远程窗口，没有发送窗口；但远程控制器不能控制远程窗口，远程窗口和发送窗口一样，都是由本地控制器操作。实际上，远程控制器相当于一个完全被动的设备。远程控制器收到数据将自动或者手动放到远程窗口中，由远程控制器的CPU或者DMA从相应地址读取。当远程控制器的CPU或者DMA需要发送数据时，本地控制器控制远程窗口读取相应地址的数据，并从发送器发送到本地控制器的接收器。

4 TCl796和CIC310的MLI接口连接

TCl796最多可以和4个CIC310的MLI接口连接，这样1个处理器就可以连接4个总线控制器，从而控制8个总线节点并进行数据通信(每个CIC310控制2个总线节点)，节省处理器成本。图4为TCl796和2个CIC310的MLI接口连接。TCl796必须作为本地控制器，2个CIC310均为远程控制器。

TCl796向CIC310发送数据的连接说明如下：MLI的接收器具有4个引脚，分别为RREADYA(接收数据准备好标志)、RVALIDA(接收数据有效标志)、RDATAA(接收数据)、RCLKA(接收时钟)；对应的发送器也具有TREADYA(发送数据准备好标志)、TVALIDA(发送数据有效标志)、TDATAA(发送数据)、TCLK(发送时钟)。其中TDATA和TCLK引脚由TCl796输出，连接到每个CIC310的RDATAA和RCLKA引脚，这样每个CIC310都采用同一个时钟和数据信号。TCl796的4个MLI接口具有4个发送数据准备好标志和发送数据有效标志，分别为TREADYA～TREADYD、TVALIDA～TVALIDD。将每个MLI的一对这样的引脚连接到1个CIC310上，就完成对不同CIC310的选择，从而区分出对哪个CIC310发送数据。从硬件连接可以看出，TCl796虽然可以和多个CIC310连接，但同时只能对1个CIC310发送数据。

TCl796接收CIC310的数据连接说明如下：TCl796的MLI接收器每个接口都具有独立的4个引脚，RREADYA～RREADYD、RVALIDA～RVALIDD、RDATAA～RDAT-AD、RCLKA～RCLKAD，这样每个接口正好和CIC310的发送器的4个引脚连接，可以同时接收4个CIC310的数据。在TCl796内部，将每个CIC310连接到不同的DMA中断上，使用DMA进行数据读取。

TCl796与多个CIC310进行连接，采用下行单向通信(TCl796向CIC310发送数据)、上行并行通信(CIC310向TCl796发送数据)的目的是减少总线负载。当总线节点有数据向处理器发送时，处理器总是及时读取数据，避免总线重发数据，同时避免CIC310无法存储突发的大量数据帧。当处理器需要向总线发送数据时，即使处理器需要同时向多个总线节点发送数据，依然采用单个节点轮流发送数据的方式，避免处理器同时将大量数据发送到总线，增加总线负载。一旦总线负载增加，数据传输误码率将大大增加，使得总线恶化。