基于网络的设计工具

种浪费时间的方法都会被放弃。

有缺陷的模拟模型会导致给出的原型设计不能工作，并需要大量的重复性试验工作，这样一来就延迟了整个项目的进度。或者样品只能在某些特定条件下工作，而没有明确指出它的工作条件限制，这样就会导致将来的品质保证问题。

因此，一个不需模型制造的快速和精确的模拟设计是减少确证时间的一个关键要求。模拟的精确性，也就是说模拟和实际电路测量比较而言，是极其重要的，因为现代的设计需要元器件达到额定值的80-90%之内。

如果一个模拟仅有20%的精确度，工程师就不能确定其设计是否超出元件极限，或大多数供应商所指定的10-20%降额窗口范围内。

理想上来说设计师们应当追求1%的精确度。如果输入精确的数值，就能达到这一要求。然而，由于寄生参数的影响和大多数元件事实上有1-30%的容许误差（典型的电阻器：1-5%，电容器：10-20%，输出电感：20-30%），这就是说模拟精确度一般是在5%范围之内。

现在市场上的模拟设计要牺牲精确度而取得速度，或者牺牲速度而取得精确度。结果是，为了加速模拟速度，模型通常被"理想化"。例如，用一个理想的开关来代替精确的场效应管模型或是把寄生因素排除在电路设计之外。

这加速了模拟速度，但它也产生了误差，在模拟整个电路时也会夹杂这些误差。图1 所示是现今典型的基于网络模拟工具得出的结果。其结果是理想化的，得出的是有无限斜度的简单条状图形。

在电路模拟阶段时模拟误差会被放大。一个复杂的电源模拟需要花费数小时才能完成。为了加速模拟，工程师把这些设计分割成较小的子电路，然后再把得出的数据结合于整个设计。如果数据没有被正确同化将会产生严重的误差。

时间步进也可导致误差。如果要精确代表类似波形，就需要更多的步进。这通常会使模拟速度更慢，但其数据结果更精确。图2 所示是采用同步降压变换器开关节点的例子。

第一个波形（图2A）是用很长的时间步进模拟结果，第二个波形（图2B）是以前者百分之一的时间步进模拟的结果，这也需要多花费100 倍的时间去模拟，但是其波形和图2C 所示的实测波形更为接近。图2C 记录的是用作图2A 和图2B 模型的实际模拟功率电路模型的示波器波形。

如果一个模拟器要得出有用的结果，它必须有精确的元件模型。为了创建这些模型，许多工程师花费数小时输入与电路相关的数据，运行耗时的模拟来反映实际的测量数据，然后优化模型。有些工程师为了节约时间花钱外购所需的专业模拟工作，但是前提是此模型已经存在，否则这仍旧要花费一些人的时间和努力。

在要求高精确度的同时，设计师也要求用最少的时间进行基于网络的模拟程序。因此整个网站必须仔细调整从而满足这些极端的要求。模拟的目标是时间应小于5 秒，模型和实际波形之间的精确度应当优于5%。

由于这些原因，国际整流器公司采用以Berkeley SPICE 3 为基础的通用系列模拟器，并优化了每个元件模型的速度和精确度。

在SPICE 中，每个电路的模型网络表被转换成一系列的数学等式。通过减少等式数量，也可以缩短程序运行时间，而这些程序往往因为相当耗费时间而没有执行。

IR 利用MathCAD 把这些数学模型简化成几个等式，然后把这些简化了的等式放回到SPICE 模拟器。所需模拟时间大大减少，而同时保持极高的精确度。

为了进一步提高精确度，模型中加入了寄生参数。这需要反复进行硬件测试、改良网络表和使用1ns 的极小时间步长进行模拟，以提供精确度优于5%的模型。

把电路网络表的分析与改良相结合以及在模型中加入寄生元素为IR 工程师们达到所追求的目标，就是把模拟时间从3 分钟缩短至4 秒并保持5%精确度。甚至当更换元件时，模型的精确度仍能保持在±5%误差范围内，以确保模拟设计和原型测量保持一致。

原型和最终的设计

当设计完成模拟，系统就会输出一个完整的材料清单，Gerber 格式的PCB 结构图以及电路原理图。IR 也提供独特的原型设计工具组件，包括经全面组装和测试的原型参考设计，并附有模拟期间所指定的各种无源器件。这些工具包能够在72 小时之内交付，因此原型和设计证明能够马上开始。

今天信息技术设计工程师需要设计比以前更小型和更高效率的功率管理电路。IC 技术在同样的晶片面积上集成更大密度的晶体管和更多的功能，随着电压越来越低，它会导致功率消耗的增加。