具有排序及跟踪功能的LDO

主要特点

　　MIC68200是一种低压差线性稳压器IC。该IC主要特点：有输出固定电压（1.2V、1.5V、1.8V等固定电压）及输出电压可设定的品种；多个MIC68200可组成主、从电源系统，实现主、从电源输出电压的排序及跟踪的要求；输入电压范围1.65～5.5V；输出可设定的电压范围0.5～5.0V；输出固定电压的电压精度典型值为±1.0%（最大值为±2%）；可输出最大峰值电流为2A，连续输出电流可达1A，以满足上电时高电流的要求；低压差，输出1A时的典型压差值为500mA；有关闭电源控制，在关闭状态时耗电0.01μA（典型值）；有较好的电压调整率及负载调整率；内部有过热关闭及过流限制保护；小尺寸薄型10引脚MLF封装（0.85mm×3 mm×3 mm）；工作结温范围-40℃～+125℃。

图1

引脚排列及功能

　　MIC68200的引脚排列如图1所示，各引脚功能如表1所示

主要参数

　　MIC68200的主要参数：输入电压范围1.65～5.5V；EN端输入电压范围0～V _IN（EN高电平电压大于1.0V），关闭电源时EN为低电平（电压小于0.2V），斜坡控制电压V _RC=0～5.5V；输出电压精度在±2%内（典型值为±1%）；输出电压负载调整率0.3%（典型值），电压调整率0.06%（典型值）；压差500mV/A（最大值）；地电流在输出1A时的典型值 为15mA，关闭电源时耗电典型值为 0.01μA；内部电流限制为3.4A；POR端输出低电平时是输入欠压状态，低电平电压为60mV(典型值)；输出电压在上电时比正常电压低10%之内（上升），关断时，比正常电压低12.5%（下降）时输出高电平；固定输出器件，其跟踪精度为10mV。

典型应用电路

　　1 固定输出与输出可设定的基本电路

图2

图3

　　固定输出的基本电路如图2所示。采用MIC68200-1.8YML（型号中-1.8表示输出固定的1.8V电压，YML是型号的后缀），输出1.8V。ADJ/SNS端与OUT端连接，RC端及Delay端不用，可悬空；V _IN端加上3.3V输入电压，当EN端输入高电平（>1V）时，电源输出1.8V。当V _OUT的输出电压大于90%×1.8V时，POR端输出高电平（上电复位信号）；若EN端输入低电平（<0.2V）,电源被关闭，POR输出低电平。若输入电压V _IN欠压，使输出电压V _OUT低于额定电压87.5%时，POR端输出低电平。

　　图中，47kΩ是开漏输出的上拉电阻，C _IN是输入电容（0.1μF），C _OUT是输出电容（4.7μF），一般采用介质材料为X7R或X5R的贴片式多层陶瓷电容器（MLCC）。输出电压可设定的基本电路如图3所示（其型号为MIC68200YML）。输出电压VOUT与外接电阻分压器R1、R2的关系为V _OUT=0.5V[1+(R1/R2)]式中，0.5V是内部的基准电压。

　　由于ADJ/SNS端的输入阻抗极高，所以R1、R2可采用阻值较大的电阻（R1、R2≤1M）。当R1>50kΩ时，需在R1上并联1个0.1μF（CFF）的电容，以避免由于相位滞后而产生不稳定。一般设R1=10kΩ,已知V _OUT值后可求出R2值。例如V _IN=3.3V, R1= 10kΩ,R2=2.5kΩ时，V _OUT为：V _OUT=0.5V[1+(R1/R2)]=0.5V[1+(10k/ 2.5k)]=2.5V可设定输出电压范围是 0.5～5.0V，输入电压V _IN一般取V _OUT+1V左右。

2 主从电源排序电路

　　图4是一种主从电源排序电路。输入电压V _IN=3.3V，主电源输出电压V ^_OUT1=1.8V，从电源输出电压V _OUT2=1.5V。在排序上要求从电源后上电、先断电，如图5中的V _OUT1及V _OUT2的电压波形图所示（在图5中，主电源的有关参数后加1，从电源的有关参数后加2）。

　　电源要求的排序是由主、从电源的Delay端设置延迟电容C _DLY来实现的。在图4中，主电源的Delay端外接C _DLY1=10nF到地。从电源的Delay端外接C _DLY2=1nF到地。器件内部有1个±1μA的双向电流源，在上电时，电流源向C _DLY充电到一定电压，产生T _POR的延迟时间；在关断时，C _DLY上的电压向电流源放电到一定电压，产生T _SHDN延迟时间。充电、放电的电流是相同的，所以T _POR=TSHDN。其延迟时间与C _DLY的关系为：T _POR=T _SHDN=1.13(C _DLY/Μa)

　　延迟时间的单位与电容的单位有关，如表2所示。

图4

图5

图6

　　例如，主电源为Delay端外接C _DLY1=10nF，则其T _POR及T _SHDN为T _POR=T _SHDN=1.13(10Nf/1μA)=11.3ms
从图4、图5中可以看到：由于从电源的EN端接在主电源的POR端，所以在主电源上电往T _POR1延迟后从电源才上电；在EN1为低电平时，由于主电源的C _DLY1大于从电源的C _DLY2，所以T _SHDN1>T _SHDN2，这样使从电源先关断而主电源后关断，而主电源后关断，实现了电源排序的要求。

一种典型的排序电路如图6所示，它由固定输出1.8V的主电源及1.2V从电源组成。该电源给带内核的微处理器（&mu;P）供电：主电源给I/O端口