什么是并行比较型ADC(模数转换器)

时间：01-24 来源：点击：

１.转换方式
直接转换ADC。

２.电路结构
3位并行比较型A/D转换器原理电路如图11.9.1所示。它由电阻分压器、电压比较器、寄存器及编码器组成。

图11.9.1 3位并行A/D转换器

３.工作原理
图中的8个电阻将参考电压V_REF分成8个等级，其中7个等级的电压分别作为7个比较器 C₁～C₇的参考电压，其数值分别为V_REF/15、3V_REF/15…、13V_REF/15。输入电压为v₁，它的大小决定各比较器的输出状态，如当0≤v₁< V_REF/15时，C₇～C₁的输出状态都为0；当3V_REF/15≤v₁<5V_REF/15时，比较器C₆和C₇的输出C_O6=C_O7=1，余各比较器的状态均为0。根据各比较器的参考电压值，可以确定输入模拟电压值与各比较器输出状态的关系。比较器的输出状态由D触发器存储，经优先编码器编码，得到数字量输出。优先编码器优先级别最高是I₇ ，最低的是I₁。
设v₁变化范围是 0～V_REF，输出3位数字量为D₂D₁D₀,3位并行比较型A/D转换器的输入、输出关系如表10.2.1所示。

表11.9.1 3位并行A/D转换器输入与输出关系对照表

模拟输入	比较器输出状态							数字输出
模拟输入	C_O1	C_O2	C_O3	C_O4	C_O5	C_O6	C_O7	D₂	D₁	D₀
0≤v₁< V_REF/15	0	0	0	0	0	0	0	0	0	0
V_REF/15≤v₁<3V_REF/15	0	0	0	0	0	0	1	0	0	1
3V_REF≤v₁<5V_REF/15	0	0	0	0	0	1	1	0	1	0
5V_REF≤v₁<7V_REF	0	0	0	0	1	1	1	0	1	1
7V_REF/15≤v₁<9V_REF/15	0	0	0	1	1	1	1	1	0	0

上一篇：改进型全桥移相ZVS-PWMDC/DC变换器
下一篇：石英晶体正弦波振荡电路

ADC 并行比较型相关文章：

栏目分类