微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 硬件工程师文库 > 一种18位SAR ADC的设计实现

一种18位SAR ADC的设计实现

时间:02-26 来源:3721RD 点击:

  摘要: 本文对逐次逼近型模数转换器( SAR ADC) 的结构进行了介绍, 并对影响ADC性能的主要因素加以分析。设计了一种基于二进制加权电容阵列的数字校准算法, 并运用比较器自动失调校准技术, 实现了高性能SAR ADC的设计。仿真结果表明该设计在120ksps 的采样率下精度可达18 位。

  1 引言

  数字信号处理技术在高分辨率图象、视频处理及无线通信等领域的广泛应用, 导致对高速、高精度、基于标准CMOS 工艺的可嵌入式ADC 的需求量与日俱增。对于迅速发展的基于IP 设计的片上系统集成技术, 功耗低、面积小、可嵌入的ADC 核心模块逐渐成为数模混合信号IC 设计的关键。伴随技术的发展, ADC 的结构出现了多种实现方案, 如过采样Σ- △型、全并行( Flash) 、流水线和逐次逼近( Successive-approximation Register) 等结构。其中, FlashADC 转换器和Σ- Δ ADC 转换器,它们分别满足高速、高精度两个极端的需求。而逐次逼近转换器( SARADC) 具有中等速度( 5 MS/s 以下) 、中等精度( 8~18 位) 、低功耗和低成本的综合优势,在更加广阔的领域中得到了应用。

  由于SARADC 能够适应多种模拟输入方式( 单级、双级、差分) , 在开关、多通道应用中能保证零数据延迟,而且速度、精度适中, 功耗、成本低, 因此, 在工业控制方面应用广泛, 适用于测量各种物理量的传感器。例如, 在传感器网络中, 成千上万个传感器节点由1 块电池或者几平方毫米的太阳能电池供电, 这就要求传感器节点面积小、成本低, 而且长时间工作消耗的能量也很小, SAR ADC 可满足这种应用需求。SAR ADC 还广泛应用于医学仪器的成像系统, 例如CT 扫描仪、MRI 和X 射线系统。SAR ADC零延迟、较高采样速率和较好DAC 指标的优势, 保证了成像系统的高刷新速率和高成像分辨率; 而且,这种ADC 面积小、功耗低等优势在便携式医学仪器、安防安检系统应用中也得到了充分发挥。

  然而, ADC 的精度和线性度会受到元件匹配度和系统失调以及噪声等因素的限制, 因此通常需要采用自动失调消除、数字校准等技术以改善其性能。

  激光矫正技术通常用以提高转换器中元件的匹配度, 但也同时受到封装时的机械应力、制造工艺以及生产成本等问题的影响。

  本文提供了一种基于二进制加权电容阵列DAC 的数字校准算法, 将校准误差在芯片测试时测出并烧写到ROM中, 并在ADC 应用时将ROM中的数据读出对应加载到电容阵列中, 实现对DAC 的校准; 同时采用了高效的比较器消除失调技术, 大大提高了ADC 的精度。

  2 SAR ADC概述

  实现逐次逼近式ADC 的方式千差万别, 但其基本结构非常简单。如图1 所示, 模拟输入电压( VIN) 由采样/ 保持电路保持。如图2 所示, 为实现二进制算法, N 位寄存器首先设置在中间刻度( 即:100 …….00, MSB 位1) .这样, 数字模拟转换器( DAC) 输出( VDAC) 被设为VREF/2, VDAC 是提供给ADC 的基准电压。然后, 比较判断VIN 是小于还是大于VDAC.如果, VIN>VDAC, 则比较器输出逻辑高电平或1, N 位寄存器的MSB 保持为1.相反, 如果VIN < VDAC, 则比较器输出逻辑低电平, N位寄存器的MSB 清为0.随后, 逐次逼近控制逻辑移至下一位, 并将该位设置为高电平, 进行下一次比较。这个过程一直持续到最低有效位( LSB) .上述操作结束后就完成了转换, N 位转换结果储存在寄存器内。

图1 N位逐次逼近A/ D 转换器的结构图

图2 A/ D 转换器的逐次逼近过程

  3 数字校准算法

  目前, 工业界的SARADC 产品以二进制加权电容阵列、分段电容和RC 混合结构三种结构为主, 精度从10 位到18 位不等。其中, 二进制加权电容阵列构成的SARADC 由于低功耗的优势应用更为广泛。

  由于CMOS 工艺的限制, 无源器件的匹配精度不高, 二进制加权电容阵列SARADC 转换器只能达到12 位精度。利用激光修正等技术, 可以提高无源器件的匹配精度, 但是成本较高, 不适于工业生产。因此, 提出了各种自校准方法, 以提高无源器件的匹配精度, 从而提高转换精度。如使用失调子DAC 和校准子DAC 预先对主DAC 的低位充电, 以达到校准的目的; 或使用多位非二进制加权电容DAC 和自校准算法, 使电容匹配达到较高的精度。

数字校准技术的意义即在ADC 正常使用前, 利用ADC 的已有电路对芯片的非线性因素进行测试,通过一定算法并根据ADC 使用时的时序产生相应的校准码, 加之于存储器中, 在ADC 工作时通过数字控制逻辑将所存校准数据对应加载到电路中, 从而达到校准失配的目的。对于本

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top