如何让同步整流器达到高效率标准

时间：10-16 来源：3721RD 点击：

为了达到 Climate Savers Computing 及 80 PLUS Platinum 高效率标准，电源供应设计人员已经在电源系统中将相移全桥式 DC/DC 搭配使用同步整流器 (FET) (图 1)。对于这些高效率应用而言，相移全桥式转换器是绝佳的选择，因为 DC/DC 功率级的主要 FET 可达到零电压切换。同步输出整流器 (QE 及 QF) 的效率高于二极体整流，因此更容易达到这些高效率标准。然而，在无负载的条件下，这些同步整流器所耗用的电源，会高于输出的标准整流二极体。若要符合无负载条件下的待机输入电源需求，关闭同步整流器，并使用同步 FET 的本体二极体，进行输出整流更为适合。本文将介绍可根据转换器输入电源，开关相移全桥式转换器同步整流器的简易电路。

　　图 1 显示含同步整流器 (QE 及 QF) 的峰值电流模式， DC/DC 相移全桥式转换器功能示意图。一般而言，FET QA 至 QF 是以闸极驱动器/缓冲级加以驱动，QA 至 QD 形成的 H 桥输入电流，则是以电流感应变压器 (CT) 网络加以测量。

　　图 1. 含同步整流器 (QE 及 QF) 的相移全桥式功能示意图。

　　如前所述，为达到零负载条件下的待机电源需求，关闭同步整流器为较适合的作法，因为驱动同步 FET 所耗用的电源，大于仅使用 FET 本体二极体进行标准整流所耗用的电源。在待机模式中，转换器的负载较轻，本体二极体耗用的电源相当少。以下等式可估算驱动一个同步整流器闸极所需的电源 (PQEg)。在此等式中，变数 QEg 是 FET 闸极电量，Vg 是 FET 最大闸极电压，变数 fs 是 FET 切换频率。在相移全桥式设计中，FET QE 的闸极电量为 115nC，并且以 100 kHz 的 12V 闸极驱动信号加以驱动，因此大约需要 138mW 的电源驱动一个 FET。在如此的条件下，驱动两个同步 FET (QE 及 QF) 所需的电源总计为 276 mW。如果同步整流器未关闭，驱动这些 FET 所需的电源，可能会补偿输入电源的 25% 至 50%。额外的电源消耗会使设计不符合输入电源需求。

　　(等式 1)

　　(等式 2)

　　图 2 中显示的电路可新增至图 1 中显示的系统，根据系统负载控制启用及停用 FET QE 与 QF 的同步整流器。

　　若要使此电路运作，需要同步闸极驱动器 (U1 及 U2) 产生反向及非反向输入。使用转换器电流感应电阻 (VRS) 的电流感应信号启用和停用 FET QE 及 QF，此电路即可运作。电阻 R1 及 C1 会形成低频率电极为 723 Hz 的低通滤波器，此滤波器所产生的DC 电压 (V1)，可代表降压转换器电流感知电阻的平均电压大小。

　　在某些应用中，平均 CS 信号可低于 0.25 V，因此，电子元件 A1、R3 及 R2 的非反向放大器配置，可将平均电流感应信号 (V1) 放大为易于监控的可管理电流 (V2)。放大器 A2 及电子元件 R4、R5、R6 会形成迟滞比较器，根据放大的平均电流感应信号，启用和停用同步整流器。电阻 R7 及 R8 即形成分压器，以减少放大器 A2 的输出，有助于防范闸极驱动器 IC U1 及 U2 过度输入电压。

　　同步 FET 会根据迟滞比较器 (V4) 的输出予以启用及停用。比较器的输出升高时，闸极驱动器的输出会降低，以停止同步整流，并使用 FET 本体二极体进行标准整流。迟滞比较器输出 (V4) 降低时，相移全桥式转换器的闸极驱动信号 A 及 B 会控制 FET 闸极 QE 及 QF，而且转换器会使用同步整流。