高性能处理器的负载点电源设计

　　为 PLL 供电
许多较新型的处理器除了内核与 I/O 电压之外还要求单独的 PLL（锁相环）电源。如果执行代码时PLL的电压处于最小和最大容限之外，而且很不稳定，那么就可能会导致数据损坏，或处理器锁死。我们可采用简单的预防措施，如使用电源电压监控器 (SVS) 等，来保护数据的完整性。内核与 I/O 电压稳定后，PLL电压的容限必须在一定的时钟周期之内，如在执行任何代码前容限必须保持在最大1,000 个时钟周期内。某些处理器包括内置的SVS功能，可让PLL电压趋于稳定。如果您的处理器不具备上述的内部处理功能，那么可采用电压容限要求较严格的电源电压监控器来确认内核与 I/O 稳定性。请确保监控器的"RESET"时间大于 PLL 电压稳定下来所需的时钟周期数。电源纹波抑制 (PSRR) 较强的低压降调节器（如 TPS79xxx 系列）有助于降低不必要的噪声尖峰进入 PLL。

　　总结
目前，先进的高性能处理器需要高性能负载点电源。更大的旁路电容、排序、浪涌电流、精度调节以及 PLL 供电电压监控都是目前负载点电源所必须解决的问题。5年以前适用的电源解决方案可能已不再适用于较新型的处理器。请记住，DC/DC稳压器是针对特定市场和终端设备而专门设计的，有着特定的成本和性能目标。