一种基于DSP的并行信号处理系统的设计
为各处理单元提供数据交换的通路并负责子任务传送和控制调度信号的传递。处理单元之间的网络结构大致可分成2类：
(1)共享总线（共享存贮器）系统，称为紧耦合式并行系统。
(2)处理单元有各自独立的数据存贮器而通过通信口相连的分布式并行系统，又称松耦合式系统。紧耦合式的共享总线系统在处理单元个数较少的情况下，以其无需数据通信而能获得较高的加速比。当处理单元个数很多时，共享总线将造成频繁的总线冲突和等待，而且共享总线结构的可扩充性和灵活性不及分布式系统，不适于大规模并行处理系统，可重构能力和容错能力都远不如分布式系统。
通用并行DSP的通信口速度在30~60 MHz，这为在处理单元数目很多的大规模并行处理采用分布式系统设计创造了条件。TMS320C40或ADSP21060提供的多达6个高速通信口的总通信能力与其指令速度或平均运算能力相当，而同时TMS320C40或ADSP21060都提供了共享数据总线的接口，TMS320C40有2套独立的总线，其中一套可以用于和其他TMS320C40共享数据，而ADSP21060的片内具有共享总线仲裁逻辑，可以在无需添加外部控制电路的情况下，将不多于6个ADSP21060直接相连。
以上分析表明，分布式并行系统更适合于大规模并行系统，而共享总线式系统在小规模的并行处理机上可以得到较高的性能。以ADSP21060为例，当处理单元小于5时共享总线系统的效率较高；反之，分布式并行系统将更好。
3.3 并行算法、任务分配和软件编程
并行算法的好坏主要以其并行度高低来衡量，并行算法和并行程序的设计复杂度远大于传统的串行算法和串行程序设计，他更多地依赖于处理机结构，现有的并行算法远不能满足并行处理的需要，而且目前还缺乏一种有效的并行开发系统和并行设计语言，但对于雷达信号处理这一领域来说，信号处理任务的类型基本上是确定的，这就缩小了设计者的设计范围，从而大大减少了程序设计的难度。
采用上文所述的并行DSP作为处理单元构成的信号处理机将是完全可编程和软件可重载的，根据需要可以对不同并行子模块重新进行功能定义。算法软件以标准模块存放在DSP的RAM或ROM中，当处理单元的功能改变时，可调用相应的软件模块。
任务分配和调度仍是并行处理系统设计的一个难题，至今尚无实用的任务自动分配方法，而任务分配所带来的成本又太高。根据雷达信号处理固有的特点，可以将其定义成带有输入参数的软件模块，每个模块随着其输入参数的不同，其输出参数如运算时间、数据通信时间、数据通信路径都将不同。
采用数据流全驱动的方式是将处理过程中的全部数据分割成一定大小的数据包，在每个数据包中，除了实际数据还包括有如下信息：数据包长度、处理方式、数据描述、校验码。处理方式中含有足够的处理信息，用于指示DSP或子模块如何处理此包数据，即选择多普勒滤波、MTI、CFAR等。数据描述信息详细地给出了此包数据的特点，包括距离门起止号、多普勒号、通道号等。DSP接收到一个数据包后，如果此包数据的处理相对于其他数据包是独立的，他就立即进行处理，否则等待其他包数据到齐或者向其他DSP转发。
4 系统的实现
首先估计一下单元平均恒虚警检测的运算量：整个距离（最大120 km,7 MHz采样率）数据量为5.6 k个复数，1片ADSP2106X处理需要的时间大约是3.6 ms，由于相干处理周期为1 ms，因而我们在距离上分成4段，分别用4片ADSP2106X处理，这样还有0.1 ms的空闲时间。这里为了每片DSP处理数据方便，需要每段处理相互独立，因此段间要有重叠，以保证每一段CFAR的左右单元平均可以独立进行。
（1）对于恒虚警检测的处理来说，只有2种工作方式：MTI和MTD，分别对应单元平均恒虚警检测和二维恒虚警检测。
（2）系统内各部分均采用数据流方式驱动，数据包的格式为：先是4个字的模式控制字，然后是实际数据。每一种工作方式及相应参数由每一数据包前面的模式控制字给出，对应于模式控制字中的工作方式及参数等各共用部分，我们在所有运算单元中对其进行解释，以便转入相应的子程序。
（3）系统初始化方式有两种，一种是EPROM加载方式，此方式有利于在整个系统调试或固定雷达工作方式后，脱开计算机进行。另一种加载方式就是通过计算机接口以Link口加载方式进行加载。为了使用时调整雷达信号处理方式，采用计算机加载方式。
4.1 系统硬件
根据运算量和恒虚警检测所需的存储量，估计出设备量为5片DSP，如图4所示。
由于雷达信号处理流水进行的特点，可以按处理流程将整个系统划分成若干功能块，所以拟采用分布式并行处理系统。分布式并行处理系统由标准的并行子模块构成
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 达芬奇数字媒体片上系统的架构和Linux启动过程(06-02)
- FPGA的DSP性能揭秘(06-16)
- 用CPLD实现DSP与PLX9054之间的连接(07-23)
- DSP+FPGA结构在雷达模拟系统中的应用(01-02)