基于DSP的合成孔径雷达成像系统的设计

1．引言
　　
合成孔径雷达成像系统是一种全天时、全天候的高分辨率主动微波遥感成像系统，在地理遥感、地形测绘、灾情预测和军事侦察等领域有着重要应用。逆存储转置器（ICTM）是合成孔径雷达成像系统的一个重要模块，它需要将上位机方位压缩模块输出的图像数据以方位线的形式依次写入外部存储器，通过数据的逆转置处理，以距离线的形式将图像数据依次输出。此外，ICTM的输出数据将经过数据I/O节点发送到下位机图像显示模块，使图像显示模块能实时的以距离线形式滚动显示雷达图像。ICTM以TI的一款高性能定点DSP芯片TMS320C6415为核心处理器，两条大容量SDRAM作为外部存储器，实现输入数据的逆存储转置操作，同时其强大的处理能力也为今后处理更多的数据提供了升级空间。

2．TMS320C6415芯片简介
　　
TMS320C6415是TI公司生产的高性能定点DSP C6000系列中的一款，该系列的DSP都是基于VelociTITM架构的VLIW DSP，在每个时钟周期内可以执行8条32bit的指令。C6415的核心工作频率最高可以达到720MHz，峰值工作速率为5.76GIPS。C6415提供与SDRAM的无缝接口，可以有效的简化硬件设计开发难度，利用C6415的片选空间映射管理SDRAM，最多可以支持1GB的外部存储空间，完全可以满足逆存储转置处理所需的192M存储要求。
　　
TMS320C6415的CPU结构具有2个通道，每个通道有4个功能单元（1个乘法器和3个算术逻辑单元），16个32位通用寄存器，每个通道的功能单元可以随意访问本通道的寄存器。CPU还有2个交叉单元，通过它们，一个通道的功能单元可以访问另一个通道的寄存器。另外，CPU还具有256bit宽的数据和程序通道，可以使程序寄存器在每个时钟周期提供8条并行执行指令，这种CPU结构是DSP具有VLIW结构的基本条件。
　　
DSP的存储空间映射为内部存储器、内部外设及外部扩展存储器，其中内部存储器由64KB内部程序存储器和数据存储器构成。内部程序存储器可以映射到CPU地址空间或者作为Cache操作。内部和外部数据存储器均可以通过CPU、DMA或HPI（Host Interface）方式访问，HPI接口使上位机可以访问DSP的存储空间。

3．ICTM工作原理
　　
ICTM模块的主要功能是将上位机方位压缩模块输出的数据重新排列顺序，使得依次沿方位向排列的数据变换成沿距离向排列，使下位机图像显示模块能实时滚动显示图像。

图1 ICTM模块工作原理示意图
　　
ICTM模块的工作原理可用图1来表示。整个SDRAM存储空间划分为BANKA和BANKB两块存储区，两块BANK的列深度为输入的方位向点数2048点，行深度为输出的距离向点数4096点，为使两块BANK的读/写数据量平衡，需要在每个工作周期内输入两条方位线（2×2048点）数据，同时输出一条距离线（1×4096点）数据。两块存储区采用"乒乓"操作的读写方式，即如果等间隔读BANKA区域，则连续写BANKB区域，反之如果连续写BANKA区域，则等间隔读BANKB区域，读完一块存储区的同时，另一块存储区也刚好写满。这样两块存储区交替工作，充分节约了读/写SDRAM的时间开销，有利于满足整个系统的实时性要求。

4．ICTM硬件电路设计

图2 ICTM模块硬件电路结构示意图

ICTM模块的硬件电路设计框图如图2所示。根据ICTM模块的工作需要，主存储器采用两页式工作结构，每页集成256MBytes大小的SDRAM，分别配置在C6415的两个CE空间。SDRAM和作为输入/输出缓存的同步FIFO都连接在C6415 64Bit位宽的EMIFA接口，以保证较高的数据传输带宽。

4.1 SDRAM存储电路
　　
主存储器类型选择为SDRAM，即标准的144pin笔记本内存条(标准SODIMM封装)，目前选用256M容量大小。由于ICTM模块的SDRAM接口采用可扩充接法，因此可以扩充到512MB容量。即如果SDRAM Module的容量为256MB，则列地址为A0～A8 ，如果SDRAM Module容量为512MB，则列地址为A0～A9。DSP的EMIFA口CE0、CE1输出信号分别接SDRAM的BANK选择管脚S0、S1。即如果SDRAM的BANK只有一个，则只有S0有效，这样SDRAM只占用DSP的EMIFA口CE0空间，如果SDRAM的BANK有两个，则占用DSP的EMIFA口CE0、CE1空间。

4.2 输入/输出FIFO
　　
DSP的EMIFA口CE2/CE3空间分别控制输入FIFO和输出FIFO。输入FIFO采用IDT公司的IDT72V3670（8K×36Bit），输出FIFO采用IDT公司的IDT72V3680（16K×36 Bit），封装形式为TQFP，128pin。FIFO的设计采用同步方式读写，但是利用0Ω电阻等效的短接线设计方式，也可以工作在异步模式下，FIFO控制信号通过CPLD做译码。
　　
ICTM模块用于读写操作的64bit FIFO采用用两个32bit的FIFO并连实现，利用FIFO深度来做等效的输入、输出"乒乓"操作。其中输出只用到一片FIFO，另外一片为将来大数据量的处理预留空间。