基于DSP内嵌PLL中的CMOS压控环形振荡器设计

根据以上分析，采用SMIC的0.35斗μmCMOS工艺模型进行仿真，图4为控制电压为2V时VCO的X1端的输出波形图。另外，由于采用的是四级环形振荡器结构，可以方便的产生正交时钟信号，其中X1端的输出波形与X3端正交，X2端的输出波形与X4端正交。图5为当VCO的控制电压在0.9V~3.5V变化时输出频率的变化图，从图中可以看到VCO的频率调节范围达到2MHz~90MHz．在中心频率46MHz附近有很好的调节线性度。当控制电压高于3V以后，频率变化呈一定的非线性，这是因为随着控制电压的增大，在电容放电过程中，控制管会进入线性区，导致控制电压对电流源变化的影响减校但由于本文设计的VCO应用于DSP芯片的典型运行频率为40MHz，因此VCO在中心频率附近的高线性度可完全满足DSP时钟系统的要求。

图5环形压控振荡器的电压一频率特性曲线

4 结论

本文设计了一种应用于DSP内嵌锁相环的低功耗、高线性CM0S压控环形振荡器。电路采用四级延迟单元能方便的获得正交输出时钟，每级采用RS触发结构来产生差分输出信号，在有效降低静态功耗的同时．具有较好的抗噪声能力。在延迟单元的设计时。综合考虑了电压控制的频率范围以及调节线性度，选择了合适的翻转点。 仿真结果表明．电路叮实现2MHz至90MHz的频率调节范围，在中心频率附近具有很高的调节线性度，可完全满足DSP芯片时钟系统的要求。

本文作者创新点：本文作者设计的CMOS压控环形振荡器电路采用四级延迟单元能方便的获得正交输出时钟．每级采用RS触发结构来产生差分输出信号，在有效降低静态功耗的同时，具有较好的抗噪声能力。在延迟单元的设计时。综合考虑了电压控制的频率范围以及调节线性度，选择了合适的翻转点。