串行RapidIO连接功能增强DSP协处理能力

于x86架构的CPU构建一个嵌入式系统。CPU架构已高度优化，可轻易满足要求玩弄数字于股掌的各类应用。您可以轻松地在使用 CPU资源的硬件和软件中实现各类算法，以执行不需要进行大量乘法运算的电子邮件、数据库管理以及文字处理等功能。性能以每秒钟所产生的指令/运算为数百万还是数十亿来衡量，而效率通过完成特定运算所需的时间/周期来衡量。

需进行大量定点和浮点运算的高性能应用在处理数据时需花费较长时间。这方面的示例包括信号过滤、快速傅里叶变换、矢量乘法和搜索、图像/视频分析和格式转换以及简单的数字处理算法。在DSP中实现的高端信号处理架构可轻松执行这些任务，并可优化此类运算。这些DSP的性能以每秒钟进行多少次乘法和累加运算来衡量。

您可以方便地设计使用CPU和DSP的嵌入式系统，以充分利用两种处理技术。图6表示使用FPGA、CPU和DSP架构的系统示例。

图6 基于CPU的可扩展、高性能、嵌入式系统

高端DSP中的主要数据互连为SRIO。x86 CPU中的主要数据互连为PCIe。如图6所示，您可轻松部署FPGA以扩展DSP应用或对离散数据互连标准(如PCIe和SRIO)进行桥接。

在图6所示系统中，PCIe系统由根联合体芯片组托管。SRIO系统由DSP托管。32/64位PCIe地址空间(基址)可智能化地被映射至34 /66位SRIO地址空间(基址)。PCIe应用可通过存储器或I/O读写与根联合体进行通信。这些事务会通过NRead/NWrite/SWrite轻松映射至SRIO空间。

在Xilinx FPGA中设计此类桥接功能很简单，因为这些Xilinx端点功能模块、PCIe和SRIO的后端接口都很相似。这样，"包队列"模块便可执行从PCIe 到SRIO或反方向的交叉任务，从而建立可穿越两个协议域的包流。

SRIO DSP系统应用

在DSP处理为主要架构要求的应用中，系统架构可按图7进行设计。

图7 DSP密集型阵列

基于Virtex-5 FPGA的DSP处理与系统中的其他DSP器件结合即可构成智能协处理解决方案。如果使用SRIO作为数据互连，整个DSP系统解决方案就可以方便地进行扩展。此类解决方案能够适应未来的发展变化，提供了延伸性，而且受多种形状因子的支持。在DSP密集型应用中，通过将相应处理任务卸载至x86架构中可实现快速数字分析或数据处理。使用Virtex-5 FPGA可轻易地连接PCIe子系统和SRIO架构，从而实现高效功能卸载。

SRIO基带系统应用

现有3G网络正在以较快的步伐迈向成熟，OEM也在为缓解特定容量和覆盖率问题而部署新的形状系数。要解决此类特殊问题，对市场趋势做出评估，基于 FPGA的DSP架构是理想选择，该架构将SRIO用作数据层面标准。另外，早期DSP系统可快速升级，变为快速、低功耗FPGA DSP架构，从而获得可扩展性优势。

如图8中的系统所示，您可以对Virtex-5 FPGA进行设计，以满足现有对天线流量的线速率处理需求，还可通过SRIO提供与其他系统资源间的连接。现有早期DSP应用的固有并行连接速度较慢，因可应用于Virtex-5 FPGA的SRIO端点功能的存在，移植这些应用极为方便。

图8 可扩展基带上行链路/下行链路卡

本文小结

SRIO正出现在大量新应用中，主要以有线和无线应用中的DSP为中心。在Xilinx器件中实现SRIO架构的主要优势包括：

1. 整个SRIO端点解决方案的可用性；
2. 灵活性和可扩展性，便于使用同样的硬件和软件架构制成不同级别的产品；
3. 通过新GTP收发器和65nm技术实现了低功耗；
4. 通过CORE Generator软件GUI工具轻松进行配置；
5. 与业界领先的供应商间的硬件协同工作能力经过了验证，支持其器件上的SRIO连接；
6. 通过使用PCIe和TEMAC等集成I/O模块，实现了系统集成，从而降低了总体系统成本。

另外，Virtex-5 FPGA所具备的DSP资源可在功耗、性能和带宽方面满足现有早期DSP系统的要求。更多优势还体现在系统集成方面，诸如以太网MAC的功能模块、用于 PCIe的端点模块、处理器IP模块、存储元件及控制器等等。另外，由于IP核的详尽列表支持在FPGA中进行多种源整合，可以大大节省总体系统成本。