基于DSP Builder的VGA接口系统设计

端的空闲部分宽度(图2(a)和(c))都为100。

（a） （b）
图2一维正弦波VGA显示示意图

二维图像信号的显示方式

二维图像的显示过程较一维信号容易实现。对二维图像，可以将二维图像信号转变成一维像素序列。在屏幕显示区域内，当行与场同步信号扫过时，将该像素点对应的RGB值进行赋值，就可以完成二维图像的显示。对于本设计，VGA时序为1024×768模式，图像的像素数在这个范围内可以完全在屏幕上显示，不会发生像素丢失。如果图像比较小，还可以将图像控制在屏幕的任意区域内。由于图像大小受存储空间限制，如果想要实现更高像素点的图像，就必须借用外部的SRAM或SDRAM来做图像缓存。

AvalonMM接口控制

在DSPBuilder中，Altera提供了本设计与SOPC的接口--AvalonMM接口。

AvalonMM接口定义的接口信号主要有片选、读使能、写使能、地址，以及数据等。根据外设的逻辑，选用不同的接口定义信号，通过这些信号Avalon主端(CPU)可以向挂在Avalon总线上的从端外设写地址与数据信号，Avalon主端外设也可以主动去获取Avalon总线上的SRAM或SDRAM中的数据。不管是主传输还是从传输，都需要符合Avalon总线的读写时序才能发起一次正确的数据传输。可以利用AvalonMM接口将DSPBuilder中设计的模块做成自定义外设。NiosⅡCPU就可以利用Avalon总线与DSPBuilder中产生的自定义外设进行通信，在本设计中对集成到SOPC系统上的VGA接口的地址赋值为0x1后，数据写入0x1，VGA接口控制器接收到数据，就会根据设计产生VGA时序信息及RGB信号，在屏幕上显示图像。图3为整个一维信号VGA显示系统的结构图。

图3系统结构图

仿真与硬件验证

本设计在2C70DSP硬件开发平台下验证。

借助于DSPBuilder中的SignalComplier模块，可以容易地将设计完成的系统直接转化成RTL级的硬件描述语言，在QuartusⅡ下完成VGA时序的验证与正弦波信号的下载与显示。

从显示器上硬件仿真结果来看，正弦波的幅度在有效的显示区域内呈周期性变化，因此当显示器与VGA口的J21相连时，屏幕上正弦波幅度在设计的范围内显示，一幅屏幕所显示的周期数和DSPBuilder中所设定的一致。在此基础上还可以调整正弦波的采样频率，控制正弦波的显示频率与幅度大小，实现示波器的功能，观察FPGA内部的信号。

结语

随着VGA接口的广泛使用，这种结合FPGA与DSPBuilder的系统级设计方法已经展现优势。从整个设计流程来看，系统的灵活性强，可靠性高，设计周期大大缩减，成本降低，且系统的可扩展性强。未来，VGA接口的图像与视频监控系统应用将会很有市场。