微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 基于FPGA和DSP组合在无线基站中的应用

基于FPGA和DSP组合在无线基站中的应用

时间:03-26 来源:3721RD 点击:

图2 FPGA中的嵌入式DSP单元 
  
当基站采用先进的多天线技术(如空时编码STC,聚束和MIMO方法),FPGA和DSP间信号处理能力的巨大差别更加明显。OFDM-MIMO组合被广泛认为是现在和将来WiMAX和LTE无线系统较高数据率的关键促进因素。
  
图1示出应用在基站中的多发送和接收天线。在这种配置中,对于每个天线流的符号处理是单独实现,在MIMO译码执行前产生单个位级数据流。在串行状态用DSP实现操作时,符号级复杂性随天线数线性增加。例如,用两个发送和两个接收天线时,FFT和IFFT功能消耗1GHz DSP近60%(假设变换大小是2048点)。相反,用FPG实现多天线基计算是非常有效的。FPGA提供并行处理和时间多路转换来自多路天线间数据。
  
多天线方法提供较高的数据率、阵列增益、分集增益和同信道干扰抑制。聚束和空间多路传输MIMO技术也是计算密集的,涉及矩阵分解和相乘。特别的Cholesky分解,QR分解和奇异值分解功能通常是解线性方程组。当这些功能很快用尽DSP能力时,而FPGA很适合实现这些功能。利用FPGA的并行性,采用更加成效的心缩式阵列结构方案。
  
数字IF处理
  
图3示出来自基带信道极的数据,送到RF板进行数字中频处理,包括数字上变频(DUC)、CFR和DPD。数字IF扩展了基带域到天线范围之外的数字信号处理。这增加了系统灵活性,并降低了制造成本。此外,数字频率变换比传流的模拟技术,能提供更大的灵活性和更高的性能(在衰减和选择性方面)。

图3 数字RF处理功能
  
需要CFR和DPD功能来改善用在基站中放大器效率。这些功能也有助于大大降低RF板的总成本。CFR和DPD包含复杂的乘法,取样率可高达100MSPS以上。类似于DUC,在接收端需要数字下变频(DDC)把IF频率变为基频。DUC和DDC都采用复杂的滤波器结构,包括有限脉冲响应(FIR)和级联积分梳状(CIC)滤波器。先进的FPGA提供运行速度高达350MHz的数百个18×18乘法器。这不仅提供并行处理多信道的平台,而且也是一个经济集成单芯片方案。
  
有效的设计方法
  
随着标准的稳定,对基站灵活性的要求将降低,而成本变为一个主要的成功因素。选择FPGA将会大大地节省成本。
  
混合FPGA/DSP基平台,为无线基站提供一种有效的设计方法。产品成功的关键是根据系统吞吐量要求和成本考虑在FPGA和DSP之间进行合理分配。这将保证产品最终不仅仅只是可缩放的和经济的,而且灵活、可配置适合多个标准。除成本因素外,使用FPGA可以更位快捷的的设计产品,方便了设计工程师的设计。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top