基于DSP的H.264编码器的系统设计与优化

1 引言

H.264是ITU-T的视频编码专家组(VCEG)和ISO／IEC的活动图像专家组(MPEG)联合制定的视频压缩标准。它在H.263／H.263++的基础上发展,在继承所有编码压缩技术优点的同时引入许多全新的编码技术和网络适配层NAL的概念，从而拥有更高的编码效率和更好的网络适配性。为从低码率的实时通信系统或无线环境到高码率的HDTV和数字存储系统提供一个优良的视频压缩编码通用工具。但H.264标准优异的性能表现是以编码运算复杂度和运算量大为代价，在通用的PC机平台实现会占用较大的CPU和内存资源。随着数字信号处理器(DSP)技术的高速发展，DSP的处理速度和能力飞速提高。DSP已满足H.264标准的编解码运算速度要求。因此，在稳定的媒体处理器平台上实现H.264标准有着较好的工程意义和应用前景。

详细介绍了以TMS320DM6446DSP为核心的视频编码系统的硬件设计，并重点研究了H.264编码器在以TMS320DM 6446为目标的CCS平台上的移植和优化工作。

2 视频编码系统硬件设计

2．1 DSP的选型

DSP选用TI公司的Davinci媒体处理专用器件TMS320DM6446(简称DM6446)。它采用ARM+DSP双核架构，包含一个TMS320C64x+核心和一个ARM926EJ-S核心。C64x+核心采用改进的超长指令字VLIW体系结构，内部拥有8个并行的运算单元，时钟频率600 MHz，峰值处理能力高达4 752 MI／s。DM6446片内为两级高速缓存(Cache)结构，设计有独立的32位DDR2 SDRAM接口和16位异步EMIF接口。此外，DM6446还集成有多种适用于视音频多媒体处理的片内资源和接口，如用于和外部解码器连接的视频处理前端模块VPFE、和视频显示设备连接的视频处理后端模块VPBE、多通道音频串口等。

DM6446不仅在处理性能上完全满足H.264标准要求。而且在内部结构、片内资源和外部接口上对视频处理应用专门优化，大大降低视频应用的开发难度和成本。

2．2 系统结构框图

视频编码系统硬件结构原理框图如图1所示。主机通过PCIE总线对DSP进行初始化加载程序。摄像头输出的模拟视频信号经视频解码模块转换为数字信号，经FPGA转换电平。通过DM6446的VPFE模块接口送人DSP，进行压缩编码处理。编码后的视频数据从DM6446的EMIF接口输出通过PCIE总线送回主机进行下一步处理。DM6446的VPBE模块可将采集的数字视频信号再转换为模拟信号输出至电视进行监控。DDR2 SDRAM存储编码过程中的原始图像、参考帧、编码参数等数据。DM6446通过I2C总线配置A／D转换器。FPGA与PCIE桥PEX8311之间加入双端口RAM，以提高数据的传输效率。

2．3 视频解码模块设计

模拟视频信号的传输格式种类很多，而且国际上对数字视频信号的传输格式有明确的标准规定，因此一般通用的A/D转换器并不适合视频领域应用。这里选用专用的视频解码器ADV7189B，它支持12路模拟视频通道，包含3个具有防噪性能的12位54 MHz的A／D转换器。支持CVBS、S-端子、YprPb 3种格式的模拟视频信号输入，能够自动侦测NTSL／PAL/SECAM制式，输出ITU-R BT.656标准的数字视频信号。选用12路模拟通道中的3路，复用的支持3种模拟视频格式。ADV7189B输出10位数字视频信号、独立的垂直同步信号VD、水平同步信号HD和像素同步时钟LLC1，电压均为3.3 V电平，经过FPGA转换为DM6446要求的1.8 V，然后从DM6446的VPFE模块专用数字视频信号接口送入DSP。压缩编码前，VPFE模块将ITU-R BT.656标准的视频数据转换为H.264兼容的YUV4：2：O格式，存入DDR2 SDRAM中。VPFE模块还支持对视频数据进行白平衡、缩放等预处理操作。ADG3301实现I2C总线的电平转换。

2．4 视频编码模块设计

DM6446片内的VPBE模块包含4个54 MHz的D／A转换器，可在DM6446内部将数字视频信号直接转化为模拟视频信号，4路输出，并且支持CVBS、S-端子、YprPb 3种模拟视频格式。因此，视频编码模块设计较为简单，只需对4路模拟输出信号放大，就可直接与监视设备连接。选用TI公司的电压反馈CMOS运算放大器OPA357进行运算放大。

2．5 控制电路设计

DM6446的视频信号接口、EMIF接口为1.8 V电平，ADV7189B接口、PCIE桥接口为3.3 V电平。系统需要大量的电平转换工作，同时还需要实现大量的逻辑控制、PCIE桥与DM6446的通信协议。FPGA器件是最适合的选择。选用Altera公司的逻辑器件EP2C35，它可在片内实现1.8 V、2.5 V、3.3 V电平的转换，并且能够满足系统对逻辑控制功能的要求。EP2C35内部集成有片内存储器，可在ADV7189B与DM6446之间建立一个缓存区，提高数据传输效率。FPGA与DM6446、ADV7189B和PCIE桥接口电路如图2所示。

3 H.264编码器的DSP移植与优化

目前，H.264编码器的实