基于DSP的数字视频采集系统的设计
重要的问题,它们直接关系到系统设计的成败。
由于SAA7110A输出的两个时钟信号LCC和LCC2与采样时钟和数据输出时钟同步,因而可以作为采样数据接口控制子系统中数据存储控制的时钟和完成各种功能的同步时钟,系统不需要再生成或采用另外的时钟信号,从而避免了外部时钟、采样时钟和视频信号相互间的同步和锁相问题,既保证了整个系统的同步,又极大地降低了系统设计的复杂度。由SAA7110A输出的行有效信号HREF、行同步信号HS、场同步信号VS、奇偶场信号ODD,以及系统采样时钟LCC和二分之一分频时钟LCC2等经过处理,可以获得当前采样位置信息,并与产生帧存储器地址、片选和写控制信号一起实现采样的时间、空间位置和精度的要求。
根据DSP芯片的读时序(如图2所示)、写时序、SAA7110A芯片HREF信号时序、VerTIcal信号时序(如图3所示)和Horizontal信号时序的要求,按照采集QCIF(176×144)格式图象的需要,设计了CPLD精确采样的时序逻辑(如图4所示)。
(a) CPLD精确采样的时序逻辑;(b) 对上图(b)进行32倍放大
图4 CPLD时序仿真图
从图4得到的CPLD后时序仿真结果来看,完全达到了预定的精确采样要求。真正地实现了具有正确比例关系的精确采样,效果良好。
4 结论
在基于DSP的视频图象采集系统设计中,采用视频专用解码A/D芯片和复杂可编程逻辑器件CPLD进行控制和接口部分设计能够有效地实现视频信号的采集与读取的高速并行,具有整体电路简单、可靠性高、集成度高、接口方便等优点,无需更改硬件电路,就可以应用于各种视频信号处理系统中。使得原来非常复杂的电路设计得到了简化,使整个系统的设计增加柔韧性。
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 达芬奇数字媒体片上系统的架构和Linux启动过程(06-02)
- FPGA的DSP性能揭秘(06-16)
- 用CPLD实现DSP与PLX9054之间的连接(07-23)
- DSP+FPGA结构在雷达模拟系统中的应用(01-02)