无线基站中的FPGA和DSP最佳性能组合

数字IF处理
　　图3示出来自基带信道极的数据，送到RF板进行数字中频处理，包括数字上变频(DUC)、CFR和DPD。数字IF扩展了基带域到天线范围之外的数字信号处理。这增加了系统灵活性，并降低了制造成本。此外，数字频率变换比传流的模拟技术，能提供更大的灵活性和更高的性能(在衰减和选择性方面)。

图3 数字RF处理功能
　　需要CFR和DPD功能来改善用在基站中放大器效率。这些功能也有助于大大降低RF板的总成本。CFR和DPD包含复杂的乘法，取样率可高达100MSPS以上。类似于DUC，在接收端需要数字下变频(DDC)把IF频率变为基频。DUC和DDC都采用复杂的滤波器结构，包括有限脉冲响应(FIR)和级联积分梳状(CIC)滤波器。先进的FPGA提供运行速度高达350MHz的数百个18×18乘法器。这不仅提供并行处理多信道的平台，而且也是一个经济集成单芯片方案。
　　有效的设计方法
　　随着标准的稳定，对基站灵活性的要求将降低，而成本变为一个主要的成功因素。选择FPGA将会大大地节省成本。
　　混合FPGA/DSP基平台，为无线基站提供一种有效的设计方法。产品成功的关键是根据系统吞吐量要求和成本考虑在FPGA和DSP之间进行合理分配。这将保证产品最终不仅仅只是可缩放的和经济的，而且灵活、可配置适合多个标准。