微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 基于TMS320VC33速度控制系统硬件平台设计

基于TMS320VC33速度控制系统硬件平台设计

时间:07-02 来源:嵌入式公社 点击:

3.3 数字I/O接口设计

  数字I/O接口用来与I/O接口板相连,发送和接收32位开关量控制信息。LVT16245用作32位数据线的总线驱动与数据锁存器,保证信号的传输质量。32位信号经32位数据总线发送和接收,由相应的地址选通逻辑控制信号的读取方向。因为DSP从驾驶台读取数据,然后将数据发送至PLC,地址选通逻辑在控制LVT16245的数据方向的同时,还必须兼顾I/O接口板的数据流方向。

  3.4 串口设计

  DSP系统板需要采集来自RS485端口的速度位置信息。DSP自身带有串口引脚,但其传输为同步方式,无法与异步方式的RS485接口相连。因此选用有自动流控功能的异步通信芯片TL16C550C实现DSP的串口通信(见图5)。

  TL16C550C(ACE)在从外设或Modem接收数据时实现从串口到并口的转换,当从CPU接收数据时实现并口到串口的转换,CPU可在任何时候读取芯片的状态。ACE包含完全的Modem控制能力和处理器中断系统,可配合来最小化通信连接软件管理。

  ACE包含波特率发生器,可对输入时钟分频和倍频,规则包含了接收器的16倍频时钟,ACE有1M波特的串口传输率,因此每一位耗时1μs,一个字节耗时10μs。

  ACE包含了12个完全可访问的寄存器,DSP可通过对这些寄存器的读写操作控制ACE的工作状态。用A0~A2选择寄存器地址,D0~D7读写寄存器内容。

  ACE可直接进行9线模式的串口通信。为提高串口的驱动能力,适应RS232和RS485标准,额外为其增加了两片串口芯片MAX232、MAX485,使DSP板通过串口传递信息时不再需要额外的设备。通过跳线进行不同串口通信模式的转换。

  3.5 地址的分配与选通

  上面介绍的存储区、数字I/O端口、串口都需要占用DSP的16M地址空间,合理分配地址和选通引脚成为关键。VC33提供了一个专用的地址选通引脚STRB,它与预解码引脚PAGE0~PAGE3配合使用,能够快速访问特定地址。本系统的地址分布比较复杂,使用GAL20V8B进行逻辑运算。表2是地址空间分配表。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top