短波通信中一种时延设计方法与DSP实现
时间:05-02
来源:维库开发网
点击:
行40倍抽取实现后,对输入输出进行频谱分析,可以得出输出信号的采样频率仍是25 MHz,并含有两个频率信号,其一信号频率f1=6.25 MHz,另一信号频率f2=10 MHz。从而得出输出信号频谱与输入信号频谱是吻合的。
3 结语
提出了一种实现时延的方法。可以选用大容量存储器作大尺度的延时处理,并选用DSP作插值算法做高精度的小尺寸的延时算法处理。结合软件无线电思想中的内插和抽取技术,重点介绍高精度、小尺寸的信号延时处理方法。它具有DSP处理时间周期短,节省DSP数据存储空间,时延精度高等特点。用实验板SEED-DEC6416进行硬件仿真。试验结果表明,设计结果基本达到要求,该方法的实现过程是可行的。
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 达芬奇数字媒体片上系统的架构和Linux启动过程(06-02)
- FPGA的DSP性能揭秘(06-16)
- 用CPLD实现DSP与PLX9054之间的连接(07-23)
- DSP+FPGA结构在雷达模拟系统中的应用(01-02)