Reed Solomon编解码器的可编程逻辑实现
时间:06-21
来源:杭州自由电子科技有限公司
点击:
数的影响简单地由上述(1)和(2)式决定。当speed设置为"double"时,性能提升50%。 B.流式译码器 当speed是"single"时,流式译码器每个码字的最大延迟为: max{(N+R),(3R2)} (3) 当speed是"double"时,流式译码器每个码字的最大延迟为: max{(N+R),(1.7R2)} (4) 此外,和分立译码器一样,延迟随R变化很小(最多40个周期)。 图4说明了不面N和R对性能的影响。R越大,增加N或者把speed参数设置为"double"的影响越大。 对特定的m,系统时钟频率保持相对稳定,随m只有轻微变化。 6.结论 高性能的Reed Solomon 编码器和译码器可以采用完全参数化的工具方便地进行设计。这些Reed Solomon核能综合到可编程逻辑中,可以生成和标准器件(ASSP)面样级数,或性能更优的编译码器。 在综合之前要给定RS的参数,估计核的大小和性能。
可编程逻辑 Reed Solomon 编码器解码器 相关文章:
- 可编程逻辑技术在数字信号处理系统中的应用(03-09)
- 可编程逻辑器件设计技巧(06-06)
- FPGA开发板快速教程(二)(06-06)
- 基于Virtex 系列FPGA的可编程嵌入式信号处理背板的开发设计(06-06)
- CPLD/FPGA技术及电子设计自动化(06-06)
- CPLD芯片选型(四)(06-06)