微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > Reed Solomon编解码器的可编程逻辑实现

Reed Solomon编解码器的可编程逻辑实现

时间:06-21 来源:杭州自由电子科技有限公司 点击:

数的影响简单地由上述(1)和(2)式决定。当speed设置为"double"时,性能提升50%。\

B.流式译码器

当speed是"single"时,流式译码器每个码字的最大延迟为:

max{(N+R),(3R2)} (3)

当speed是"double"时,流式译码器每个码字的最大延迟为:

max{(N+R),(1.7R2)} (4)

此外,和分立译码器一样,延迟随R变化很小(最多40个周期)。

图4说明了不面N和R对性能的影响。R越大,增加N或者把speed参数设置为"double"的影响越大。

对特定的m,系统时钟频率保持相对稳定,随m只有轻微变化。

6.结论

高性能的Reed Solomon 编码器和译码器可以采用完全参数化的工具方便地进行设计。这些Reed Solomon核能综合到可编程逻辑中,可以生成和标准器件(ASSP)面样级数,或性能更优的编译码器。

在综合之前要给定RS的参数,估计核的大小和性能。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top