基于CPLD器件设计的单稳态电路

从时序仿真波形图中可以看到，前、后两个输入窄脉冲的前沿与对应的 展宽脉冲信号的前沿之间的延迟时间是一样的。而展宽脉冲信号的后沿总是与两个脉宽控制计数电路中最先结束计数的那个计数器的进位脉冲所产生的清零 脉冲信号相对应的。从而证实了采用图3所示电路所产生的脉冲信号的宽度精确度较图1所示之电路几乎提高一倍。在外部条件不变的情况下，提高展宽脉冲信号精度的方法有多种，这里不再一一例举。

在CPLD器件中，可以将输入的窄脉冲展宽；当然，亦可以将输入的宽脉冲变窄；或使其具有象54HC123单稳态触发器那样的延时和可重触发功能。用CPLD器件可以实现常用单稳态电路的功能；用FPGA器件，同样可以实现上述功能。采用何种器件何种方法，主要看电路设计的技术指标，设计者所具有的设计环境和周围电路中所使用器件的类型。总之，随着大规模集成电路产品性能的不断提高、体积的不断减小和成本的不断降低，基于CPLD器件设计的单稳态电路的性能将大大提高，这种单稳态电路的应用亦将越来越广泛。