采用FPGA实施DisplayPort
电压摆幅(0.2、0.6、0.8、1.2 V)、4 个级别的通道预加重以及链路时钟向下扩散。由 CORE Generator 生成,并与 LogiCORE 一道提供的接收宿端范例设计可提供范例 EDID(图 3),以便满足 EDID 源端设备的读取需求,确保用户的最佳视觉体验。 宿端范例设计在 FPGA 内部的 BRAM 中实施了 EDID 数据结构。DisplayPort 的源代码可通过 AUX 通道实现 I2C 协议。图 3 和图 4 显示了连接至源端的 DisplayPort 宿端的方框图。宿端的 Link 与 Stream Policy Maker属于宿端内核的组成部分,不过源端的Link Policy Maker 具有更高的复杂性,将作为源代码随参考设计提供。EDID通过I2C接口与接受宿端进行接口连接。 I2C 协议非常适合针对 EDID 数据结构的连接,并常常用于这种类型的应用。I2C 控制器负责定位与管理在 EDID 中发现的数据,并通过串行接口与 I2C 接口协议(通过 AUX 通道)将数据传输至宿端内核。在工作模式下,用户无需知晓 EDID 是否正被访问。用户可通过检测 I2C 总线来监控 ROM 的内容。在调试模式下,用户能够修改 I2C 控制器,覆盖 EDID ROM 提供的 3 位内容。I2C 提供控制信号,在与适当的开集输出相连时,可提供 I2C 主接口。宿端内含名为“DisplayPort 配置数据(DPCD)”的数据结构,可以存储配置数据并作为宿端与源端都可读写的通信邮箱使用。源端一般使用跨 AUX 通道的 DPCD 内容(图 3 和图 4)。 结语 采用 MicroBlaze 的赛灵思 Source Policy Maker Controller 系统参考设计经过精心设计,可充分发挥DisplayPort的所有优势,向市场推出功能丰富的显示产品。 参考文献: [1]Xilinx IP Center – DisplayPort LogiCORE[R/OL]:http://www.xilinx.com/products/ipcenter/EF-DIDISPLAYPORT.htm [2]Quantum Data 882E Video Test Instruments[R/OL],http://www.quantumdata.com/pdf/882E_DP_DS_RevI.pdf [3]VESA DisplayPort Standard[S]. v1.1a, 2008-1 [4]Philips Semiconductors.I2S Bus特点.1996 (更多I2S:http://www.nxp.com/acrobat_download/various/I2SBUS.pdf ) [5]UG196 and UG 198.Virtex-5 FPGA GTP Transceiver User Guides [6]UG386.Spartan-6 FPGA GTP TransceiverUser Guide
Xilinx FPGA DisplayPort 201008 相关文章:
- DSP+FPGA嵌入式多路视频监控系统硬件平台(04-10)
- FPGA最小系统之:实例2 在Xilinx的FPGA开发板上运行第一个FPGA程序(07-15)
- 利用XPS工具快速生成Virtex FPGA的板级支持包(03-18)
- 利用NI CompactRIO与NI Single-Board RIO实现从快速构造原型到低成本发布(03-19)
- 创建还是购买:什么是您嵌入式设计的最好选择?(07-06)
- Pmod规范,或Arduino伪标准(08-27)