微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 采用FPGA实施DisplayPort

采用FPGA实施DisplayPort

时间:08-24 来源:电子产品世界 点击:

ker Controller System参考设计采用MicroBlaze 嵌入式系统 XAPP,其顶级 ISE项目名称为“dport_source_ref_design.xise”。它使用户能够根据自己需要对 ker Controller 的源代码进行修改。此外,还能够与LogicCORE v1.2 (IDS 12.1) 和 Spartan-6 TED 消费类视频套件协同运行。

上述两种范例设计均包含可实现内核设置及链路和流维护的基本流程。

  功能概述

源端、宿端/视频规范都会采用 Policy Maker,但在 DisplayPort LogiCORE 中,赛灵思对它们进行了差别实施。与源(发送)端的 Policy Maker 功能相比,宿(接收)端的 Policy Maker 功能要简单得多。赛灵思在 LogiCORE 内实施了大部分宿端 Policy Maker 功能。基于 RTL 的宿端控制器可提供剩余部分的功能。由于源端 Policy Maker 的功能复杂得多,因而可采用源代码参考设计的方式提供。

让我们来深入了解源端 Policy Maker,其使设计人员能够最大限度地提高功能灵活性与实施灵活性。顶级范例设计包含内核的两个高级组件示例:XAPP 使用 MicroBlaze 嵌入式系统实施 DisplayPort Source Policy Maker Controller System参考设计;以及 DisplayPort 内核源端(发送)设计。赛灵思将内核的实施分成原子链路功能,分别称为主链路、二级通道以及 AUX 通道协议。主链路可实现主视频流的交付。二级通道可在消隐期内将音频信息的交付集成到主链路中。赛灵思将在未来的内核中提供二级通道。同时,AUX 通道可为宿端通信通道建立专用源端(见图 2)。

赛灵思为用户数据接口新增了线路缓存器,使用户能够在 FPGA(见图 2、3 和 4)中便捷实施范例设计。图 3 中宿端的 Policy Maker 与 Device Controller 都是 CORE GeneratorTM 所提供宿端设计范例的组成部分。

  MicroBlaze 处理器发挥核心作用

赛灵思推出的Source Policy Maker Controller可与内核配合使用,这样其功能在很大程度上和ASSP DisplayPort源端设备一样。建议您使用MicroBlaze嵌入式或外部处理器来正确初始化和维持该链路。XAPP包含的Policy Maker参考设计预配置版本在FPGA内的 MicroBlaze 处理器中实施,可帮助用户立刻将设计方案转换成硬件。正式供货时的参考设计将包含设计人员可修改的源代码。

Source Policy Maker Controller 设计的“逻辑”部分位于 MicroBlaze 处理器之上,并使用 I2C 命令来控制链路、数据流以及配置空间。该 C 语言代码可实施 Policy Maker 的指令控制、高级示例文件以及嵌入式开发套件 (EDK)。同时赛灵思还提供软件开发套件 (SDK) 项目文件,可为设计人员最大限度地提高实施灵活性。此外,赛灵思还可为使用现有控制平台处理器的应用提供 C 语言源代码。设计人员可将该源代码添加至 FPGA 内外的现有控制软件中。根据许可证协议,只要代码能够同内核配合使用,控制器即可在FPGA外部实施(即在外部处理器中实施)。

设计人员可使用支持赛灵思 Platform Studio (EDK) 的嵌入式硬件设计套件或具有 SDK 的嵌入式软件设计套件,对 XAPP 设计进行修改。通常情况下,FPGA 设计人员使用 EDK,而软件开发人员则使用 SDK。EDK 流会生成一个中间网络文件 (NGC),您可以在实施设计之前,将其整合在ISE项目中。NGC 文件包含构成 BRAM 初始化一部分的 MicroBlaze 代码。

  快速转换

如果用户修改过软件,EDK 流通常会占用较长的时间。不过,用户一旦生成了网络列表,就不再需要 EDK 或者 SDK 了。SDK 流可修改 FPGA 比特流,因此仅需更新 BRAM 中的 MicroBlaze 代码内容。该 SDK 流能够为软件修改提供更快的转换时间,但在这种情况下,用户必须每生成一个比特流就使用一次 SDK。

在 DisplayPort 中,VESA 为系统增添了智能性,不但能在源端设备(如机顶盒、DVD 播放器或 PC 图形卡)与宿端设备(如显示监控器)之间进行功能协调,而且还可优化通信参数。

  扩展显示识别

DisplayPort 一个特别重要的特性是,能够通过 VESA 的增强显示识别数据 (EDID) 结构与不同的设备进行接口相连。EDID 并不是什么新事物。实际上多年以来设计人员一直在使用各种视频接口读取 EDID 的宿端设备参数,从而与设备进行接口连接。不过这些早期的 EDID 及相关接口技术通常不包含高级可配置通信通道。如今借助DisplayPort,VESA为系统增添了智能性,不但能在源端(如机顶盒、DVD 播放器或 PC 图形卡)与宿端设备(如显示监控器)之间进行功能协调,而且还可优化通信参数。DisplayPort v1.1a 可协调的变量包括通道数量(1、2 或者 4)、每信道数据速率(1.62 或 2.7Gb/s)、

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top