智能天线实验平台研究

Analog Devices公司2SHARC0160浮点DSP的DSP板作为智能天线的控制单元,其结构与900MHz的结构相似,只是每一通道的A/D与D/A是以总线方式与DSP板交换数据, A/D采样速率为3.072MHz。

　　清华大学冯正和教授领导的智能天线课题组也完成了一个智能天线的实验平台,采用嵌入式和总线结构,并进行了大量实验。

　　随着软件无线电技术的发展,智能天线已经可以在软件无线电平台上实现[5~6]。现代的软件无线电设备提供了对智能天线技术的支持,如频谱信号处理有限公司开发的SDR-3000软件无线电平台,它包含 FlexComm TM1-3100转换模块、PRO-3100可编程I/O模块、PRO-3500基带处理模块,分别实现数模变换、通道化和预处理、基带处理功能。组成智能天线系统时,阵列单元接到相参射频收发器,这些收发器使用公共的基准信号和本振信号进行相参操作,保持信号间的相位关系;中频信号接到多个转换模块,同时还有一个10MHz的基准信号和一个时间戳输入到转换模块,保证模数、数模转换的相参关系;变换后的数据在多个I/O模块进行信道化,然后在基带处理模块实现数字波束成形和信号的调制解调;为保证信道化操作和波束成形时各通道的相参操作,进出I/O模块的信号都打上时间戳标记。

3 一个实用的智能天线实验平台方案

为了开展智能天线技术研究,结合实际情况,笔者设计了一个基于TI公司TMS320C6701数字信号处理器的智能天线实验平台。该平台采用8单元天线阵列,工作频率为2.4GHz,采样速率为1.5MHz,采用TI公司的TMS320C6701EVM作为数字波束成形和控制算法实现单元,用于在实际信号环境下智能天线控制算法测试、 MIMO技术研究和其他阵列信号处理技术的研究。实验平台的上行通道如图1所示,下行通道如图3所示。

　　试验平台的波束成形和控制算法采用TI公司的TMS320C6701EVM(评估板)实现。TMS6701是一种新型的浮点DSP芯片,内部集成了2个乘法器和6个算术运算单元,采用 VelociTI超长指令字(VLIW)结构,一条指令字(256bit)组合了8条32位指令,可在一个时钟周期内并行执行8条指令,峰值运算能力为 1336MIPS,对于单精度运算可达1GFLOPS,对于双精度运算可达250MFLOPS。

　　TMS320C6701EVM是TI 公司为方便用户开发、分析、试验C6x系列数字信号处理算法和应用的一个目标平台。它带有1个64K×32位SBRAM、2个1M×32位SDRAM、 16位声频双声道A/D和D/A变换器,同时带有PCI接口,可直接插在PC机的PCI插槽,通过PCI接口,计算机可以上载程序和直接实时访问评估板上的资源。采用TMS320C6701EVM评估板进行智能天线波束成形和控制,可以极大地方便智能天线试验平台的实现。

　　3.1 上行通道

　　图1给出了智能天线试验平台上行通道的方框图。从天线阵列单元接收的射频信号经过 MAX2644低噪声放大器(LNA)放大后进入MAX2701零中频I/Q解调器进行I/Q解调,各通道I/Q解调器所需的本振信号由一个公共的信号源提供,以保证各通道的相位关系;解调出的基带I/Q信号由TI公司的A/D转换器THS1206变成数字信号。同样,为保证A/D变换后各通道的相位关系保持不变,各路A/D变换采用统一的采样时钟。为简化电路设计,笔者用C6701DSP上的定时器为各路A/D变换器提供统一时钟;各通道的数字化基带信号通过C6701EVM评估板的子卡接口(EMIF总线)输入到TMS320C6701数字信号处理器,在C6701实现数字波束成形和智能天线算法,C6701EVM评估板插在计算机的PCI总线上,计算机通过PCI总线分析显示阵列合成结果并实时监测接收信号。与此同时,C6701EVM产生 AGC控制信号,通过McBSP送到AGC控制电路产生各通道的AGC电压,控制I/Q解调器MAX2701的增益。

　　3.1.1 A/D变换电路

　　A/D变换电路由TI公司的THS1206实现。这是一片高速四通道12位模数转换电路。四个通道可以用同一时钟同时采样保持,再分别进行A/D变换,从而保持各通道信号的相位关系。当只用一个通道时,最高变换速率为6MSPS;作双通道使用时为3MSPS;当四通道同时使用为1.5MSPS。片上带有16字12位的FIFO,使A/D变换数据可以整批传送,实现高速数据传输。这一特性使它适于多通道I/Q信号的变换。在本智能天线平台中采用四片THS1206,实现八元天线阵列基带信号的1.5MSPS A/D变换,也很容易配置成四元天线阵列3MSPS的A/D变换或二元天线阵列6MSPS的A/D变换。

THS1206内部的FIFO安排成环形,采用读取点、写入点和触发点控制读写操作,如图2所示。芯片的转换时钟CONV_CLK控制采样保持和A/D变换,CONV_CLK让四个通道的信号同时采样保持,然后分别转换为数字信号并自动顺序写入FIFO,同时FIFO的写入点向前移动, 指示下一个写入点;当FIFO内的数据达到预定的触发深度时,发出数据就绪信号DATSA_AV发出