一种用于数字下变频的高阶分布式FIR滤波器及FPGA实现

由表1可知，在LE的使用率仅为37%时，RAM的使用率已达76%，还有较多的LE未被使用。可在随后的工作中进一步改进设计方案，采用超前进位加法等方法缩短关键路径，进一步提高滤波器的运算速度。
本文对分布式滤波算法进行了详细的分析和推导，通过公式变形阐述了提高电路运算速度和减小存储器资源消耗的方法。通过理论推导和对Cyclone III系列的FPGA中嵌入的存储器块的分析，设计了一种适用于EP3C40F484C6N芯片的高阶分布式FIR滤波器实现方案并进行了仿真和综合。结果表明，采用该方案可以实现高阶的FIR滤波器设计并得到很高的等效乘加运算速度。